熟悉quartus的朋友请进请问为什么pin planner里会出现jtag信号
本帖最后由 FAQ 于 2019-12-30 15:25 编辑我这个工程是买的开发板里的例子，但是在例子代码里看不到Verilog代码有jtag信号名称，但是pin planner里却有这几个信号名称，在pin planner里删了，关闭pin planner重新打开pin planner这几个信号名称还会出现。
我自己写的工程就不会出现jtag信号定义。
熟悉quartus的朋友有知道这个可能是什么情况吗。
结贴，原来是工程里有signal tap文件引起，所以会自动添加这几个信号脚，在不用signal tap的情况下，禁用signal tap就那几个信号脚自然就没有了。
这年头发个帖都没人回答，只能靠靠自己了，特发出来方便后来的人少走弯路。https://bbs.21ic.com/static/image/smiley/comcom/1.gif
FAQ 发表于 2020-1-22 12:47
结贴，原来是工程里有signal tap文件引起，所以会自动添加这几个信号脚，在不用signal tap的情况下，禁用si ...
可能还是做FPGA的人少。
页:
[1]