怎样理解Verilog中的assign？
assign相当于一条连线，将表达式右边的电路直接通过wire(线)连接到左边，左边信号必须是wire型。当右边变化了左边立马变化，方便用来描述简单的组合逻辑。示例： wire a, b, y;assign y = a & b;
综合结果图：
当对一组信号进行assign，就需要放到generate中，并用for语句包起来，并且注意，在Synopsys DC中, 每个for 都要配上begin end。示例：inputwire predecessor_vertex_i;wire predecessor;genvar j;generate for (j=0; j<QUANT; j=j+1) begin: vector2array assign predecessor_vertex = predecessor_vertex_i; endendgenerate
页:
[1]