zpchan95 发表于 2024-11-16 13:12

PA0输入电平影响ADC采样偏移问题

我使用AT32F435RGT7的引脚PC0作为AD输入，PA0为普通IO输入，发现当PA0为高电平时，AD采样值就会偏大，PA0为低电平时，AD采样值就会偏小。例如PA0为低电平时，PC0采集到的ADC值为2034，当PA0为高电平时，PC0采集到的ADC值就会跳变为2047，但接入PC0的为固定电阻分压，不应该发生跳变。

我想看大海 发表于 2024-11-16 18:02

会不会供电电压不稳定

zpchan95 发表于 2024-11-16 18:16

看起来是ADC采样串扰，我延长采样时间有所改善

菜鸟的第一步 发表于 2024-11-16 20:17

zpchan95 发表于 2024-11-16 18:16
看起来是ADC采样串扰，我延长采样时间有所改善

怎么会有串扰呢，是哪里的原因

zhoupxa 发表于 2024-11-16 23:15

排除电源、布线问题后，就是器件自身问题。

xch 发表于 2024-11-17 02:47

看样子是串音了

丙丁先生 发表于 2024-11-17 09:19

wangshujun 发表于 2024-11-18 08:59

pa0上是不是有电流呀，比如点了一个led
如果是10ma的电流，可能会导致地电位拉高一些，这样就是正常的，地电平的变化用万用表就能很好的观察到
页: [1]
查看完整版本: PA0输入电平影响ADC采样偏移问题