GD32 SPI的clock_polarity_phase设置详细分析
spi_init_struct.trans_mode = SPI_TRANSMODE_RECEIVEONLY;spi_init_struct.device_mode = SPI_MASTER;
spi_init_struct.frame_size = SPI_FRAMESIZE_8BIT;
spi_init_struct.clock_polarity_phase = SPI_CK_PL_LOW_PH_2EDGE;
spi_init_struct.nss = SPI_NSS_SOFT;
spi_init_struct.prescale = SPI_PSC_64;
spi_init_struct.endian = SPI_ENDIAN_MSB;
CLK平时是低，SPI_CK_PL_LOW
CLK是低的话，第一个边沿是上升沿，第二个边沿是下降沿，看MISO的数据每个bit的中心是，这里是下降沿，则应该设置为PH_2EDGE。
.clock_polarity_phase 的设置应该按照SPI从设备的实际要求和输出来决定
————————————————
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
原文链接：https://blog.csdn.net/lljss1980/article/details/146277267
页:
[1]