Candic12e 发表于 2025-5-11 18:23

沁恒ARM芯片如何通过硬件设计优化中断响应时间？

针对实时性要求高的场景（如工业控制），沁恒ARM芯片如何通过硬件设计优化中断响应时间？

zhengshuai888 发表于 2025-5-12 07:47

中断响应和中断优先级设置有关系

Goodch 发表于 2025-5-12 10:53

这种arm内核，设计一般都是标准的吧，但是沁恒他们自研RISC-V内核MCU，设计上好像都可以通过免表中断缩短中断响应时间
页: [1]
查看完整版本: 沁恒ARM芯片如何通过硬件设计优化中断响应时间？