gaochy1126 发表于 2025-7-30 09:50

Tsu_Tco约束方法


nomomy 发表于 2025-7-30 09:59

感觉今后应该用的人很多                                 

lihuami 发表于 2025-7-30 09:59

资料 好好收藏一下                                 

febgxu 发表于 2025-7-30 09:59

这些资料太全了！！！               

minzisc 发表于 2025-7-30 09:59

资料够全的，多谢分享                                 

fengm 发表于 2025-7-30 09:59

楼主太好了，非常感谢            

hilahope 发表于 2025-7-30 09:59

内容还是非常丰富的                                 

qiufengsd 发表于 2025-7-30 09:59

有时间需要好好看看   不错                                 

claretttt 发表于 2025-7-30 10:00

很详细的资料                                 

earlmax 发表于 2025-7-30 10:00

非常感谢楼主分享                                 

maudlu 发表于 2025-7-30 10:00

资料还是相当全面的                                 

adolphcocker 发表于 2025-7-30 10:01

共享的资料比较详细谢谢                                 

gaochy1126 发表于 2025-7-30 12:49

nomomy 发表于 2025-7-30 09:59
感觉今后应该用的人很多

输入信号在时钟有效沿前稳定，需满足：外部芯片Tco + FPGA的Tsu ≤ 时钟周期

gaochy1126 发表于 2025-7-30 12:49

lihuami 发表于 2025-7-30 09:59
资料 好好收藏一下

系统同步通信中，若两芯片以100MHz交互（周期10ns），FPGA输入路径的Tsu需与前级Tco之和≤10ns‌

gaochy1126 发表于 2025-7-30 12:49

febgxu 发表于 2025-7-30 09:59
这些资料太全了！！！

FPGA输出信号需在10ns内到达后级芯片并满足其Tsu要求‌

gaochy1126 发表于 2025-7-30 12:49

maudlu 发表于 2025-7-30 10:00
资料还是相当全面的

通过Timing Settings设置时钟周期、占空比及全局Tsu/Tco限制‌

gaochy1126 发表于 2025-7-30 12:49

maudlu 发表于 2025-7-30 10:00
资料还是相当全面的

使用Fast Input/Output Register减少IOE走线延迟，分别优化Tsu和Tco‌

gaochy1126 发表于 2025-7-30 12:50

claretttt 发表于 2025-7-30 10:00
很详细的资料

优化组合逻辑或缩短输入路径

gaochy1126 发表于 2025-7-30 12:50

Tsu‌：数据在时钟沿前必须稳定的最小时间‌
‌Tco‌：时钟沿到输出稳定的最大延迟‌
‌Th‌（保持时间）：时钟沿后数据需稳定的最小时间‌

gaochy1126 发表于 2025-7-30 12:50

fengm 发表于 2025-7-30 09:59
楼主太好了，非常感谢

可有效约束Tsu/Tco，确保FPGA与外部器件协同工作‌
页: [1] 2
查看完整版本: Tsu_Tco约束方法