FPGA的时钟问题
2010-10-15 14:53
- FPGA论坛
- 13
- 3936
那个原理图用电阻分两个时钟根本就是个没考虑时钟质量可靠性的电路。要分就用时钟分发器。 ...
FPGA大数据量传输（800mbit/s）时管脚如何分配
2010-7-25 10:29
- FPGA论坛
- 12
- 4471
楼上正解，楼主都没说清楚每个Io要跑多少速率。况且IO能跑几百M也意义不大，因为内部逻辑跑不了那么快 ...
FPGA中为何多用异步复位？
2016-3-4 22:27
- FPGA论坛
- 18
- 4158
用异步复位时应为这样做复位的优先级最高，同步复位的话要是时钟死掉了就没法复位了。就资源来说，用同步复 ...
谁能帮我设计一个3线-8线译码器《精贴》
2011-11-2 12:46
- EDA 技术
- 11
- 4500
这个都能加精？
翻译Multisim的帮助文件，有兴趣的进
2013-1-4 14:05
- EDA 技术
- 9
- 4331
哈 还以为是modelsim
用multisim9怎么做fpga的仿真
2008-6-9 01:20
- EDA 技术
- 6
- 6280
我会 我用VHDL写了个控制1602的程序在multisim10里成功了 可是怎么跟你说呢 步骤有点 ...
2
3
近期访客