如何禁止综合器讲某个信号走BUFG
2013-10-30 21:04
- FPGA论坛
- 5
- 1645
大家好，使用xilinx的xst，综合后我并不想某根信号走BUFG全局，哪个原语可以实现？谢谢了 ...
请教：ISE srio example design的使用
2016-4-10 10:00
- FPGA论坛
- 11
- 7117
求问：目前fpga最高时钟逻辑可以达到多高？
2013-10-21 22:33
- FPGA论坛
- 29
- 8960
XILINX Rapidio 使用探讨---我又回来了，不信整不明白这IPcore
2016-3-30 09:25
- FPGA论坛
- 19
- 8565
ddr2 ram读写地址的困惑，求助。。。。。
2013-10-15 19:21
- FPGA论坛
- 6
- 2035
xilinx spartan6 pcie控制GPIO工作量评估
2013-10-14 23:57
- FPGA论坛
- 3
- 2195
PCI-E通讯
2013-10-14 23:56
- FPGA论坛
- 2
- 1353
研究所最近搞项目DSP+fpga（高手给看看，谢谢了哈）
2018-3-19 17:32
- FPGA论坛
- 87
- 19645
关于计数器
2013-10-23 09:02
- FPGA论坛
- 6
- 1324
2
3
近期访客