C6678 多核并行处理，主核怎么分配子模块给其他核
2016-8-29 22:46
- 德州仪器MCU
- 9
- 4063
我不会啊！！需要人讨论！
楼主QQ多少啊？？加群74522342 DSP+FPGA处理架构 好好讨论一下吧！并行运算啊，SRIO通信啊！ ...
XILINX的IBERT测试问题求教
2016-8-25 11:15
- FPGA论坛
- 4
- 5678
猴哥，我做FPGA V6的ibert测试，四信道全开，自循环测试，在near-pma模式下，信道2误码率很高啊！误码率 ...
C6678 浮点除法运算的效率
2016-7-9 15:49
- 德州仪器MCU
- 3
- 958
楼主留下联系方式交流交流6678吧，要不然加群DSP+FPGA处理架构 74522342
C6678 多核通信问题
2016-7-9 15:16
- 德州仪器MCU
- 18
- 2076
朋友，加群DSP+FPGA处理架构 74522342讨论一下吧！
6678方面的培训
2019-1-8 21:37
- 德州仪器MCU
- 97
- 14426
楼主怎么样？？？有6678的培训文档吗？？？
6678SRIO传输速率问题
2016-7-5 22:39
- 德州仪器MCU
- 3
- 2051
楼主这块搞得怎么样了啊？
关于virtex-6的加载配置flash方案问题
2016-5-31 18:07
- FPGA论坛
- 17
- 5170
猴哥，BPI烧写的时候总是出问题。Virtex6 对XCF128XFTG64C芯片进行固化，在impact里面选择BPI flash->co ...
用chipscop 观察ddr3 mig 的输出端口问题
2016-5-8 18:10
- FPGA论坛
- 4
- 1972
想请问您写进去数据用到的是哪个信号呢？？？是app_wdf_data么？？？好像不能直接赋值啊！ ...
DDR3的IP核中UI一侧的时序问题
2016-5-8 17:15
- FPGA论坛
- 6
- 1400
比如我想测试能不能写入数据，我要加的数据值应该赋值给谁呢？感觉user guide里没有讲啊，我给app_wdf_da ...
有谁用过Xilinx Virtex-6的ddr3 ip 核
2016-5-8 17:12
- FPGA论坛
- 13
- 4625
猴哥，想快速找到控制读写数据的接口啊。一直不明白，建立好的IP核没加什么数据，为什么直接用chipscope ...
请教：ISE srio example design的使用
2016-4-10 10:00
- FPGA论坛
- 11
- 7124
你是怎么操作啊？？？
朋友想跟你聊聊啊？能不能沟通一下？
C6678 SRIO求助
2016-7-9 15:18
- 德州仪器MCU
- 15
- 10114
求楼主过来回帖！！！！
请问在吗，能否交流一下！
xilinx rapidio ip核如何仿真
2019-10-12 10:20
- FPGA论坛
- 46
- 14629
楼主现在做的怎么样了？
关于DDR3的读写操作，看看我的错误在哪？
2016-5-8 18:20
- FPGA论坛
- 5
- 5810
楼主还在不在，来回下帖子，求交流学习啊！！！话说您是如何给数据啊，一直找不到给数据的源头啊！ ...
FPGA谁需要帮助
2016-5-16 12:01
- FPGA论坛
- 5
- 906
请问怎么找您啊？？？？
2
3
近期访客