G4的双ADC同步采样，为什么结果差这么多？
2025-6-5 15:57
- ST MCU
- 29
- 564
输入阻抗匹配、VREF稳定、时钟同步和PCB布局一致。
三极管的几种用法
2025-6-5 18:33
- Megawin(笙泉)单片机
- 21
- 693
严格遵守最大额定值，加保护电路（如二极管、电阻）。
应用开发技巧
2025-6-5 19:23
- Megawin(笙泉)单片机
- 22
- 531
时钟线、复位线最短且避免走锐角，关键信号线两侧包地。
verilog黄金参考指南中文版
2025-5-31 16:38
- EDA 技术
- 11
- 324
以后多交流交流
Verilog基本电路设计指导书
2025-5-31 16:37
- EDA 技术
- 11
- 324
感谢分享，提供的例程很实用
基于Verilog HDL的数字系统应用设计
2025-5-31 16:44
- EDA 技术
- 21
- 426
共享的资料比较详细 谢谢
硬件描述语言和数字系统设
2025-5-31 16:41
- EDA 技术
- 21
- 425
谢谢你共享的资料!!
交通大学Verilog高级数字设计
2025-5-31 16:29
- EDA 技术
- 11
- 419
资料的确是很全面
LDO和DC-DC有什么不同？如何选型?
2025-5-24 15:44
- Megawin(笙泉)单片机
- 51
- 2310
如果输入输出电压差较大，且需要较大的输出电流，DC - DC 通常是更好的选择。而如果输入输出电压差较小，且 ...
C语言预处理命令
2025-6-4 11:37
- Megawin(笙泉)单片机
- 62
- 2464
检查条件编译的条件是否正确，使用#ifdef和#ifndef进行宏检查。
注意避免循环包含的问题，通常通过使用保护宏（Include Guards）或者#pragma once来防止头文件被多次包含。 ...
上拉、下拉电阻那点事
2025-6-4 11:31
- Megawin(笙泉)单片机
- 57
- 1736
上拉和下拉电阻在电子电路设计中扮演着至关重要的角色，它们不仅能够确保电路在没有明确输入信号时处于稳定 ...
读取外部电压ADC阻抗匹配
2025-6-4 09:38
- 新唐MCU
- 47
- 1222
ADC的参考电压稳定，避免因参考电压波动导致的测量误差
C0跑个模拟ADC采样，感觉偏差有点大？
2025-5-31 18:05
- ST MCU
- 58
- 464
信号线和电源线远离干扰源，使用屏蔽线或隔离措施。
电磁干扰（EMI）可能影响ADC采样精度。
单片机固件模块化架构设计
2025-6-4 09:42
- 新唐MCU
- 46
- 1466
递归、大局部变量可能导致堆栈溢出，需限制深度或增大堆栈尺寸。
.C语言函数库
2025-5-24 15:14
- Megawin(笙泉)单片机
- 50
- 1026
避免遗漏第三方库头文件
一阶低通滤波算法
2025-5-24 10:18
- Megawin(笙泉)单片机
- 34
- 2138
长期运行中，浮点数累积误差可能影响精度
FreeRTOS与RT-Thread深度对比：从入门到精通的全面解析
2025-5-24 15:02
- Megawin(笙泉)单片机
- 50
- 1490
固定优先级抢占式调度，中断延迟极低，适合硬实时
在进行硬件I2C调试时，程序无法正常读写。
2025-6-5 19:22
- GigaDevice GD32 MCU
- 14
- 535
I2C总线需要上拉电阻，通常在1.8kΩ到10kΩ之间。
2
3
近期访客