
sopc中altlvds_rx的IP核怎么把12位的并行数据降速输出啊
2013-12-4 22:40
- FPGA论坛
- 1
- 1752


FPGA资料
2013-12-4 22:36
- FPGA论坛
- 111
- 15037


AD输出如何验证其正确性
2013-12-5 15:07
- FPGA论坛
- 5
- 1444


cyclone ii 的PLL时钟相位延迟问题
2013-12-4 22:20
- FPGA论坛
- 2
- 1269


FPGA时钟问题,急急急!!加急急急!!
2013-12-4 22:15
- FPGA论坛
- 7
- 1525


用modelsim给testbench编译时的问题
2013-11-24 21:20
- FPGA论坛
- 2
- 1918


2
3
近期访客