NIOS
2007-10-15 11:24
- EDA 技术
- 3
- 2199
1.sdram_pll是锁相环，可能是产生读sdram的时钟。NIOSII核相当于CPU2.不用连就是不用连，连到sdram。3.sdra ...
请教: 关于FPGA反复编译综合的结果的差异
2007-7-31 16:35
- EDA 技术
- 8
- 5566
我的时钟是从PLL倍频出来的，使用的是IP CORE PLL，中间没有组合逻辑电路，所以应该不是读数据的 ...
昨天试着加时间约束条件没有 用！
我编译的一个FPGA程序,下到3个FPGA里面(注意是同一程序),有2个FPGA(各含4个信道4个)可以出预期的结果,另一 ...
看到网上四处说做个滤波器很简单，
2007-7-30 09:49
- EDA 技术
- 3
- 2302
128个系数,你的系数如果是浮点数你就很难了100M?是采样的频率还是通带的参数 ?听起来是很难,你可以考 ...
现在QUARTURS**的开发环境里都可以生成FIR滤波器
2007-7-30 09:43
- EDA 技术
- 1
- 2418
没有,我用过,你可以下载到FPGA测试一下.
求助，NiosII无法添加flash
2007-10-15 11:32
- EDA 技术
- 1
- 2557
我也碰到类似的问题，在sopc和quaruts中编译时都没有问题，只加入一个简单的核也没有问题，但是只要随便加 ...
请教一个二分频问题！
2007-7-30 09:38
- EDA 技术
- 1
- 2198
如题
求助产生50hz，脉冲可调的矩形波发生原理图，谢谢！
2007-4-18 15:38
- 数字广电
- 1
- 2293
数电书（华工版），p191左右，3个非门电阻电容若干好好读书啊不然你就完了 ...
2
3
近期访客