Xilinx 高有效复位 or 低有效复位？
2014-6-28 20:10
- FPGA论坛
- 5
- 1558
Thx，虽然多一个门没什么大的影响，但是强迫症患者看到就想把它去掉...
Thx，明白了
一直以来都是用低有效复位，但是今天发现，采用低有效复位，会额外生成一个反相器，而使用高有效复位则没有 ...
module 模块是否可以不用clk 触发？
2013-12-10 22:45
- FPGA论坛
- 4
- 1385
xilinx 时钟资源
2013-12-20 19:22
- EDA 技术
- 3
- 1195
FPGA设计经典书籍-资料汇总下载
2019-12-20 10:03
- FPGA论坛
- 256
- 40802
simple Dual-port RAM使用问题
2013-11-25 23:25
- FPGA论坛
- 1
- 2036
牛人的FPGA设计经验分享
2016-9-11 22:43
- FPGA论坛
- 55
- 15970
代码分析
2013-10-23 14:32
- FPGA论坛
- 10
- 1734
关于FPGA选型
2014-6-18 17:46
- FPGA论坛
- 6
- 1236
Verilog 中的 signed 和 unsigned
2014-7-8 23:12
- FPGA论坛
- 1
- 3173
2
3
近期访客