论坛首页
任务活动
问答
论坛专题
登录
注册
hanqingynu
+ 关注
粉丝
0
|
主题
0
|
回帖
1
加好友
私信
帖子
主题
回复
评论
关于用FPGA实现PWM延迟(死区)的verilog hdl程序请指正
2015-4-11 22:01
FPGA论坛
6
6053
请问 你的这两路信号的频率是是多少呢 ?计数器的值和频率有关吧 计算的是上升沿的个数 也就是周期数 ...
2
3
近期访客