Image
Image

liu1teng

+ 关注

粉丝 1     |     主题 0     |     回帖 14

2012年最后一天,来二姨家盖大楼,盖2万层。高端PCB文件共
2016-5-19 19:19
  • PCB技术
  • 831
  • 100605
  牛贴!!!顶起!!!  
MCU + wifi usb 网卡的一些技术细节
2022-9-12 15:49
  • 侃单片机论坛
  • 27
  • 14843
  想问一下,无线对tcpip有什么特殊要求  
也在这里开源我的《iBoard 电子学堂》
2018-12-3 13:55
  • Cortex-M0助学园地
  • 261
  • 31096
  顶顶顶顶顶顶顶  
如何用一片RAM实现收发的两个fifo
2011-5-30 11:19
  • FPGA论坛
  • 6
  • 3363
  其实你的接收FIFO只是起到了一个缓存的作用,数据是否有效(是否要发送)是DSP给的控制信号,数据要先从接 ...  
  我有一个笨一点的思路:收发FIFO之间的配合用状态机实现,因为你还要判断数据是否要发,在状态机里控制使能 ...  
PCB入门(必读篇).pdf
2012-10-15 13:06
  • 恩智浦半导体(NXP)
  • 22
  • 3154
  顶顶~~~  
第一次画四层板,请兄弟们指点不足之处!
2016-5-5 10:52
  • PCB技术
  • 49
  • 15911
  学习~受教~  
Rocket I/O仿真问题
2011-11-7 21:21
  • FPGA论坛
  • 19
  • 7862
  我在仿真IP提供的例子时,也有一个疑问,FPGA侧的framegen模块往TX中打数据,TX输出的数据看似正常,但是在 ...  
  最近也在用Rocket I/O,关于仿真,如果是在FPGA侧做回环,例化时: //-------------- Transmit Ports - ...  
求指导:怎样例化和使用IP核
2011-11-22 16:53
  • FPGA论坛
  • 8
  • 6940
  谢谢了~~~  
  第一次使用IP核,用ISE IP GENERATOR 已经生成好了,但是我不知道怎样看这个IP生成后的输入输出接口,配置 ...  
Virtex-5 LX110T 新手快速入门EDK实验
2014-11-20 09:38
  • FPGA论坛
  • 32
  • 6373
FPGA设计中的编程技巧
2011-4-14 20:26
  • FPGA论坛
  • 23
  • 3618
2
3
近期访客