论坛首页
任务活动
问答
论坛专题
登录
注册
lsdf2002
+ 关注
粉丝
0
|
主题
0
|
回帖
2
加好友
私信
帖子
主题
回复
评论
请教VHDL 设计错误.
2007-4-20 16:13
EDA 技术
2
1726
从错误上看好像是odata(2)不只有一个源,可能是有2条以上的线与它连接了,或者是线的名字重名了,呵呵, ...
是不是用**版的就有很多不能用啊?
2007-5-19 12:50
EDA 技术
16
2809
有些本来就是不可综合的语句啊,比如赋初值的语句,硬件怎么会知道什么时候给这个值呢 ...
2
3
近期访客