【2017年最新资料】《HELLO FPGA》- 项目进阶篇书籍 & 视频下载
2025-4-3 12:20
- FPGA论坛
- 874
- 78256
感谢楼主分享
问下为什么看不到波形
2020-4-21 21:33
- FPGA论坛
- 6
- 768
看看仿真时间够不够
低端FPGA上的高性能内存技术总结
2020-3-28 18:56
- FPGA论坛
- 8
- 1308
顶，真大神！
surface pro可以用来搞FPGA开发吗
2019-10-29 09:12
- FPGA论坛
- 3
- 991
使用小规模器件应该没问题。大规模器件的话还是用台式机吧
生成fifo数据量怎么跟预想的不一样
2019-11-18 14:57
- FPGA论坛
- 3
- 856
仔细看看手册
FPGA 复位
2019-7-1 23:02
- FPGA论坛
- 8
- 855
XILINX的FPGA没有复位电路关系不太大。而且官方文档明确写了除非特殊情况必须复位，其他情况尽量少用复位。 ...
Spartan-6 系列芯片问题请教
2019-6-24 23:13
- FPGA论坛
- 5
- 1360
用ISE。如果调试板卡的话需要用下载器。
是的外部需要有flash
ModelSim看波形的时候突然被中断了
2019-6-17 10:22
- FPGA论坛
- 3
- 2473
因为你tb里面stop了
求帮忙看一下这个原理图写的vhdl为什么不一样
2019-5-26 21:19
- FPGA论坛
- 7
- 1189
正常吧。
有地方优化了。
b经过两次取反就是自己本身了。
使用ML605板子 官方的例子，DDR3初始化不成功，有偿请求帮助
2019-6-15 21:40
- FPGA论坛
- 14
- 1647
如果时钟，复位，MIG设置都觉得没问题的话。还是去xilinx官网上，下载一下ML605板卡官方的demo，直接down ...
先看看需要时钟是否都给进去了。还有就是确认一下输入的复位电平是不是跟你mig设置的一样 ...
modelsim仿真只有输入没有输出波形
2019-3-13 17:54
- FPGA论坛
- 4
- 1706
不是必须有复位，是必须有初始值。
就这么几个信号，都拉出来看一下不就行了
vivado 时序违规问题，有没有人遇到
2019-3-8 15:16
- FPGA论坛
- 8
- 1639
跨时钟域没约束吧
xilinx fifo写问题
2019-1-22 18:36
- FPGA论坛
- 3
- 1343
FIFO所有的输入信号都拉出来看看
ispLEVER设置模块问题
2019-1-15 16:26
- FPGA论坛
- 7
- 1115
已经有源文件了，为什么还要用newfile。你add file进来不行吗？
用diamond软件
自己写的内存控制器，4层板目前跑到了1.4G
2019-4-18 10:53
- FPGA论坛
- 20
- 3583
又见楼主大神！
膜拜一下。网络货币赚翻了，不知道现在做哪个方向呢？
modelsim为什么赋值前后变量的值不一样？（已解决）
2019-5-25 09:48
- FPGA论坛
- 5
- 1202
检查一下K的值
2
3
近期访客