菜鸟XILINX FIFO ipcore问题求助啊
2012-6-19 14:42
- FPGA论坛
- 11
- 3771
按你所说的，延时了一会在读，果然就没问题了。又学习到了哈
非常感谢你及上面几位大侠们哈 ...
我其实就是按你说的写的啊，写完四个以后才开始读的啊，WR_ALLOW,RD_ALLOW 是读写使能信号啊，那个rd_dat ...
写同意WR_ALLOW四个时钟周期有效啊，写了四个数据，所以wr_counter才加到4的嘛
用xilinx生成的fifo ipcore进行数据存取，数据写进去后，往出读的时候会出问题。当读时钟比写时钟块的时， ...
Verilog读取文本文件的问题
2012-5-30 10:20
- FPGA论坛
- 8
- 9260
如何知道FIFO中当前存有一个数据
2014-3-20 08:47
- FPGA论坛
- 7
- 3606
GSM和大家一起学习Verilog HDL
2012-4-20 17:04
- FPGA论坛
- 38
- 4981
如何写testbench里不规则激励信号
2012-5-2 12:19
- FPGA论坛
- 11
- 3808
Virtex6的MMCM问题
2011-12-28 22:53
- FPGA论坛
- 15
- 4579
clock_dedicated_route？
2011-12-18 21:58
- FPGA论坛
- 13
- 12733
推荐一本书。。。
2013-10-13 23:25
- FPGA论坛
- 144
- 21007
2
3
近期访客