500ms内数脉冲数
2016-12-25 09:53
- EDA 技术
- 3
- 1404
Warning: PDC13: Illegal or Invalid assignment to Package pin at PDC Line : set_io SYS_RST -pinname ...
各位大侠，小弟最近刚刚入手Verilog，最近写了小程序。要实现的功能就是在单位时间500ms内数stx信号的 ...
【TI 技术资料分享】初学dsp，你得知道的那些事儿
2015-4-13 21:24
- 德州仪器MCU
- 12
- 1499
TMS320F28335资料分享（原理图+最全代码）
2025-4-4 17:30
- 德州仪器MCU
- 274
- 70888
单位时间数脉冲Verilog程序求教
2016-12-24 10:19
- FPGA论坛
- 0
- 1406
2
3
近期访客