USB3.0设计、布线注意事项
2016-3-19 10:51
- USB技术专区
- 9
- 12931
Cypress官网上有AN70707
建立时间和保持时间的值大小固定吗？
2015-1-13 17:37
- FPGA论坛
- 9
- 2581
有时序分析报告吧
altera的板子JTAG不能烧程序
2014-11-3 21:28
- FPGA论坛
- 4
- 1624
我以前JTAG出问题，死活找不到原因，最后是FPGA的PLL的2.5v和1.2v供电的问题，
当周期信号上升沿来时，如何用时钟对其进行计数
2014-10-11 23:42
- FPGA论坛
- 6
- 1454
是我理解能力差么？对其计数？其是posedin么？又要在一个posedin周期计数到4？ ...
谢谢关注
2014-9-27 11:07
- 创业|外包|承接
- 25
- 3119
垫付就算了吧，生活如此不易了，甲方别这样好吧
申请开设【仿真与验证】版
2020-7-13 08:34
- 21ic投诉|建议|站务
- 143
- 10769
顶~~
共享我研究生三年的项目资料··2014最给力！
2018-5-14 16:47
- ARM技术论坛
- 350
- 63615
哈哈哈哈，不就一个卖资料的，引来这么多人膜拜！一个项目从设计开始到最后完全实现投产，楼主你确定经历了 ...
学哪家的FPGA比较好
2014-9-26 21:18
- FPGA论坛
- 13
- 1792
哪家都可以，各有所长
3大物联网产品, 6大物联网平台
2020-4-24 15:12
- 物联网技术
- 176
- 51207
全国好几个城市都可以了，成都、上海、杭州，支付宝里有这个功能的，支付宝-服务-公交、、、 ...
FPGA 外部复位引脚 不接会怎样？
2014-9-21 23:11
- FPGA论坛
- 5
- 2304
具体看rst控制什么样的模块了，定义寄存器时默认不是应该是0么，rst的作用应该也是为了让内部初始化吧， ...
没有rst可以正常用的吧
用FPGA做FFT，是否一定需要高数基础才行。
2014-9-18 16:48
- FPGA论坛
- 6
- 2196
有基础更好，没有基础就用现成的IP吧，可以调用的
程序下载到芯片后输出电平除了GND全为高电平！！
2016-1-20 17:34
- FPGA论坛
- 10
- 2625
换过一块了，问题还是一样的，不过发现掉电测试时JTAG各个引脚无短路，上电后用万用表测，发现TCK、TMS、 ...
问题没解决，还是给你们分吧！
FPGA上电后所有I/O全部高电平，我测JTAG链路，有一个TDI，没有TDO
硬件JTAG ...
下载前设置为不用为三态，下载后不管用不用全为高电平
简单的摄像识别项目6000外包
2014-9-16 10:51
- 创业|外包|承接
- 13
- 2413
说得好！
再发一帖求助，50分求助，还是这个蛋疼的JTAG接口，Altera的
2014-9-17 14:30
- FPGA论坛
- 5
- 1867
经历两个礼拜，各种方法都试了，芯片换了两次，今天中午解决了，锁相环供电1.2V和2.5V反了。。。原理图时网 ...
我用的是JTAG和AS配置，AS暂时先没弄了，看JTAG接口的TDI、TDO、TCK、TMS波形，发现TDI、TMS、TCK均有波形 ...
你说的带电插拔这个问题我以前看他们烧坏过，所以一直比较注意
以前做板子也遇到过这个问题，但上次的是芯片底部没接地导致的JTAG不能下载。
这次用的是EP3C16Q240C8，出 ...
2
3
近期访客