yellow555的主页 - 21ic电子技术开发论坛

小结本文主要介绍了Aurix2G TC3XX系列芯片中时钟系统的原理，各个模块的时钟源连接关系，以及如何进行分频 ...

MCAL代码中对于时钟的配置调用Mcu_InitClock()接口即可，然后等待锁相环稳定，最后进行时钟分配。 Mcu_Init ...

然后是各个模块的时钟分配设置，这里可以直接设置目标频率，然后工具会自动计算分频比，不合理的值会报错提 ...

然后是外设锁相环的配置：

MCAL配置实例 TC3XX时钟的配置在MCU模块中，首先我们可以看到系统锁相环的配置： ...

另外还有一些外设例如GPT12、SMU模块，使用的时钟为fSPB时钟源，后续在模块介绍中会进行说明。除此之外， ...

每个外设模块都有指定的时钟源，有些模块具有多个可选时钟源；有些模块的输入时钟是固定分频比，比如ADC， ...

各个模块所使用的时钟源如下表所示。

时钟分配单元（CCU）至此我们得到了系统时钟PLL0，两个外设时钟PLL1和PLL2和一个特殊外设时钟HSCT。除了H ...

同样我们也能够在DataSheet中查询到外设锁相环模块的参数限制：这里类比也是将P-DIV设置为0，然后外设 ...

fHSCT的分频值较为固定，计算公式为：

P：预分频值P-DIV+1，P-DIV对应寄存器PERPLLCON0.PDIV N：反馈分频值NDIV+1，NDIV对应寄存器PERPLLCON0.NDI ...

从上图外设时钟锁相环模块示意图中可以看出，外部时钟源fOSC进入后同样进行一次预分频，锁相环倍频，然后进 ...

外设锁相环（Peripheral PLL）与系统锁相环功能相同，外设锁相环的目的也是将外部时钟信号通过锁相环模块 ...

因为锁相环是一个反馈电路设计，因此在设置完之后需要进行等待锁相环稳定，在初始化设置完时钟后，可通过wh ...

这里P参数和N参数的设定需要参考DataSheet中的fDCO时钟范围，如下图中fDCO的输入范围是10~40 MHz，也就是说 ...

这里我们主要关注三个参数，也就是预分频值P-DIV、反馈分频值NDIV和输出分频值K2-DIV。系统时钟的计算主要 ...

系统锁相环（System PLL）系统锁相环能够将低频的外部时钟源进行倍频，以给CPU等模块提供稳定高频的时钟源 ...

时钟倍频（PLL）细心的朋友可能已经发现，前文提到嵌入式MCU的主频一般为百MHz量级，而外部时钟源一般为2 ...

第二种是采用石英或陶瓷（一般为石英）晶振，通过电路连接实现时钟源输入。时钟源电路一般由电子电器部门 ...

yellow555