SPI接口数据读取
2016-8-13 20:13
- 创业|外包|承接
- 4
- 831
已加
十年FPGA设计经验，联系扣扣 827492034
PLL
2016-1-20 16:54
- FPGA论坛
- 3
- 1322
明显的管脚分配错误
ISE MAP时间长，请大家帮忙看看！
2016-1-20 09:49
- FPGA论坛
- 1
- 868
这个要看一下他停留在什么phase，可以很容易的找到原因，首先区分一下是资源、时序、布线资源的问题，再定 ...
是否fpga所有寄存器都需要复位，意义何在
2016-1-18 09:51
- FPGA论坛
- 2
- 1352
不是所有的寄存器都是要复位，但是不复位的寄存器必须保证不对系统产生影响。分析不清楚还是要带上复位。 ...
fitter时间长的难以忍受！
2015-12-20 23:01
- FPGA论坛
- 5
- 2339
信息太少，没法分析
是不是反馈太多或者时序要求高、无足够布线资源
关于FPGA连续写入FIFO后NiosII读取数据错误的问题
2015-12-16 13:40
- FPGA论坛
- 2
- 2811
通过你上面的描述，我觉得问题可能出现你的代码中。
一方面怀疑你的line_sim产生，一方面是FIFO的读写控制 ...
我们自己学习开发CPU
2015-12-14 15:03
- FPGA论坛
- 1
- 665
一起看看
CPU与FPGA数据交互问题
2015-12-12 16:44
- FPGA论坛
- 7
- 1799
这是因为FPGA内部没有对数据做锁存，导致两次读取的数据不是同一个时刻值。 ...
新手学习FPGA开发板选哪种好？
2016-1-19 07:34
- FPGA论坛
- 5
- 1472
这个自学有点难，要有人点拨才行
四轴飞行器项目发起－－DEMO发起
2016-1-28 13:05
- FPGA论坛
- 20
- 2051
需要做什么？
求助
2014-10-25 14:47
- FPGA论坛
- 3
- 946
这样肯定不行的啊，要自己包一个顶层。
why not
只要你有管脚输出就可以了
xilinx mpmc vfbc仿真的奇怪问题
2015-12-12 16:42
- FPGA论坛
- 5
- 4836
应该有ug可以看的。去官网上找找即可
求教verilog里怎样给需要调用的模块编码？？？
2015-12-12 16:46
- FPGA论坛
- 1
- 623
描述的不是很清楚，没有看懂
怎么在CLK下将多个周期内的脉冲边沿分别提取出来？如下图
2016-1-5 22:09
- FPGA论坛
- 6
- 1068
这个好办啊
先对沿进行计数，然后根据不同的计数值将对应沿赋值给不同的OUT ...
悬赏现金解决时钟同步的问题
2015-12-21 09:29
- FPGA论坛
- 9
- 1089
是的
联系 八2七4九2零3四
关于DCM与时序约束被ignore
2015-12-27 22:47
- FPGA论坛
- 7
- 1508
有个疑问，你设置的两个时钟不是整数倍的关系，怎么保证相对沿的延时固定？
ISE中设置两个输出信号的skew ...
modelsim仿真错误的问题
2016-11-30 15:22
- FPGA论坛
- 3
- 3102
很容易能差到问题啊，都定位到文件第xx行了
2
3
近期访客