Image
Image

zhizuzhe

+ 关注

粉丝 1     |     主题 48     |     回帖 214

Verilog典型电路设计 华为
2024-9-26 16:58
  • FPGA论坛
  • 77
  • 16107
  楼主,你是一个大好人!!  
深入浅出玩转FPGA视频学习教程,附课件 3.9G
2024-8-21 21:01
  • FPGA论坛
  • 27
  • 20624
  非常感谢,很久没有搞FPGA代码了,趁有点时间赶紧学习起来。  
FPGA资料合集 PDF版本
2024-9-29 11:35
  • FPGA论坛
  • 773
  • 121136
  非常感谢,很久没有搞FPGA代码了,趁有点时间赶紧学习起来。  
黑金 Verilog HDL那些事儿——建模篇、时序篇、整合篇 资料包
2024-9-26 13:34
  • FPGA论坛
  • 44
  • 40713
  非常感谢,很久没有搞FPGA代码了,趁有点时间赶紧学习起来。  
CPLD和FPGA入门全流程视频教程,基础中的基础!
2024-9-29 07:34
  • FPGA论坛
  • 40
  • 45154
  非常感谢,很久没有搞FPGA代码了,趁有点时间赶紧学习起来。  
两套夏宇闻 verilog HLD 视频课程
2024-7-24 14:14
  • FPGA论坛
  • 32
  • 27545
  非常感谢,很久没有搞FPGA代码了,趁有点时间赶紧学习起来。  
FPGA 全网视频教程大搜罗,共14套,完整版
2024-9-28 19:25
  • FPGA论坛
  • 282
  • 32622
  非常感谢,很久没有搞FPGA代码了,趁有点时间赶紧学习起来。  
Verilog 简明教程
2024-7-21 19:03
  • FPGA论坛
  • 59
  • 11290
  先感谢,再学习!  
Xillinx FPGA工作一段时间损坏
2024-7-21 18:46
  • FPGA论坛
  • 6
  • 5545
  是的,焊接没问题  
  应该是FPGA损坏了,替换之后可以修复,但是为什么损坏不知道了。。。  
分享下这个霸气侧漏的串口屏【已上传源代码】
2018-8-21 13:56
  • 侃单片机论坛
  • 37
  • 7266
  持续关注,mark  
DDR3 走线问题
2017-8-20 23:54
  • PCB技术
  • 4
  • 1080
  实际测试,虽然目前还没跑到最高速,正在调试,但是还算稳定 :)  
  用的MICRON的,DS里面没看到相关描述。。。  
RE 测试高频谐波不过
2021-11-18 17:55
  • EMC&可靠性设计
  • 13
  • 5136
  系统主要就是2个网口,RGMII接口,跑100M,所以时钟和信号都是25M,但是FPGA内部时钟是125M。 做RE测试的时 ...  
ESD EMC方面资料
2017-11-12 11:12
  • EMC&可靠性设计
  • 23
  • 2870
485总线接上后 CE超标
2019-1-28 11:19
  • EMC&可靠性设计
  • 13
  • 2643
2
3
近期访客