关于Xilixn V6 调试DDR3的Slack 为负数的解决办法，一起讨论
2014-6-26 09:03
- FPGA论坛
- 2
- 2029
WARNING:Par:468 - Your design did not meet timing. The following are some suggestions to assist you ...
最近在调试DDR3，系统时钟用的400M,参考时钟200M,现在上板子跑，写入2000个突发长度的数据，没有报错，但 ...
[Xilinx，紧急求助] FPGA与PC之间的千兆网口通信求助/讨论帖
2013-12-25 17:37
- FPGA论坛
- 2
- 1351
omapl138 仿真器烧写外部Nand Flash
2014-10-21 18:22
- 德州仪器MCU
- 3
- 1838
2
3
近期访客