ADC芯片采样率与量化后的数据位宽是否成反比
2014-6-27 13:19
- FPGA论坛
- 7
- 1717
也就是说我标题中所述的这个说法并不成立是么？
我是想说，比如：
A芯片，可以工作到300MHz，其量化后的数据可以达到14bit
B芯片，可以工作到1GHz，它只 ...
能否用汉语解释一下，我英语比较捉急，不好意思。
请问有没有这样的结论，如果有，想了解一下为什么，提供个资料什么的看看最好。 ...
经典FPGA书籍电子版汇集——FPGA精粹
2014-4-12 12:29
- FPGA论坛
- 35
- 10745
VIRTEX 5 中文手册
2013-2-21 19:50
- FPGA论坛
- 33
- 5834
xilinx ISE 为吗不能综合呢？
2012-12-6 11:39
- FPGA论坛
- 6
- 2821
ADI DSP 固化时卡在erase过不去，什么情况？
2012-9-9 09:10
- DSP 技术
- 0
- 1860
DSP从入门到精通全集下载
2024-1-8 08:22
- DSP 技术
- 729
- 134239
DCM 与 PLL 的区别
2015-4-1 15:43
- FPGA论坛
- 10
- 10060
Synplify pro综合教程
2019-10-8 09:43
- FPGA论坛
- 20
- 4815
在ise 原理图里添加常数输入时，如何更改输出位宽
2012-11-20 17:44
- FPGA论坛
- 6
- 3341
2
3
近期访客