![Image](/./qsource/plugin/uhome/template/assets/img/user_home_headerbg.jpg)
ADC芯片采样率与量化后的数据位宽是否成反比
2014-6-27 13:19
- FPGA论坛
- 7
- 1554
![](https://bbs.21ic.com/static/image/common/icon_quote_m_s.gif)
![](https://bbs.21ic.com/static/image/common/icon_quote_m_e.gif)
![](https://bbs.21ic.com/static/image/common/icon_quote_m_s.gif)
![](https://bbs.21ic.com/static/image/common/icon_quote_m_e.gif)
![](https://bbs.21ic.com/static/image/common/icon_quote_m_s.gif)
![](https://bbs.21ic.com/static/image/common/icon_quote_m_e.gif)
![](https://bbs.21ic.com/static/image/common/icon_quote_m_s.gif)
![](https://bbs.21ic.com/static/image/common/icon_quote_m_e.gif)
经典FPGA书籍电子版汇集——FPGA精粹
2014-4-12 12:29
- FPGA论坛
- 35
- 9724
VIRTEX 5 中文手册
2013-2-21 19:50
- FPGA论坛
- 33
- 4412
xilinx ISE 为吗不能综合呢?
2012-12-6 11:39
- FPGA论坛
- 6
- 2121
在ise 原理图里添加常数输入时,如何更改输出位宽
2012-11-20 17:44
- FPGA论坛
- 6
- 2779
ADI DSP 固化时卡在erase过不去,什么情况?
2012-9-9 09:10
- DSP 技术
- 0
- 1325
DSP从入门到精通全集下载
2024-1-8 08:22
- DSP 技术
- 729
- 115029
DCM 与 PLL 的区别
2015-4-1 15:43
- FPGA论坛
- 10
- 9469
Synplify pro综合教程
2019-10-8 09:43
- FPGA论坛
- 20
- 3569
2
3
近期访客