classroom 发表于 2025-4-14 20:00

UART 硬件 FIFO 深度是多少？如何避免数据溢出？

UART 硬件 FIFO 深度是多少？如何避免数据溢出？

pssyx 发表于 2025-4-15 10:05

已经量产的CW32 MCU的UART都没有硬件FIFO，只有TDR/RDR寄存器，也就是一个字节。
UART有数据接收溢出中断标志，请监测此位。
如果可以，大量数据传输时，尝试使用DMA。

星辰大海不退缩 发表于 2025-4-15 22:43

FIFO一定要确认好时许的额

清芯芯清 发表于 2025-5-9 13:51

你说的是哪款芯片啊？

twinkhahale 发表于 2025-5-9 15:10

一般芯源的现在用的好像都没有fifo硬件缓冲吧
页: [1]
查看完整版本: UART 硬件 FIFO 深度是多少？如何避免数据溢出？