问答

咨询问题：HC32L196PCTA-LQFP100GPIO引脚数量有多少个？分别是哪些引脚？该问题详细描述如下：《RM_HC32L19x_L17x系列参考手册_Rev1.65》文档中显示100脚GPIO引脚数88个PA[15:0],PB[15:0],PC[15:0],PD[7:0]16+16+16+8=56个。这里的56和88不一致。从引脚封装图，100脚剔除DVCCDVSSCAPRESETBBOOT这些共13个引脚。100-13=87，应该PA,PB,PC,PD,PE,PF口已引出的引脚均可以配置为GPIO口。这里和PA[15:0],PB[15:0],PC[15:0],PD[7:0]中的矛盾。备注中：“在应用中，需要将该封装未引出的IO引脚设为输入并使能上拉。该封装未引出的IO详见引脚功能说明”，说明有IO口引脚没有引出来？请问具体哪些引脚没有引出来？数据手册中没有写清楚。如果单片机程序中，没有对“引出的IO引脚设为输入并使能上拉”，可能会引发什么问题？请帮忙分析一下，是哪一块出错了？非常谢谢。

第一次用新唐的MCU，如下程序的目的是设置GPIO的PA4引脚为高电平，但实际IO口无动作，由于用的基本是库函数，keil编译没报错，用DAPLink烧录也烧录成功verifyOK修改多次无果，求助论坛大佬们帮忙#include#include"NuMicro.h"#definePLL_CLOCK192000000voidSYS_Init(void){/*---------------------------------------------------------------------------------------------------------*//*InitSystemClock*//*---------------------------------------------------------------------------------------------------------*//*Unlockprotectedregisters*/SYS_UnlockReg();//使能内部高速时钟12MHzCLK_EnableXtalRC(CLK_PWRCTL_HIRCEN_Msk);//等待内部高速时钟12MHz准备好CLK_WaitClockReady(CLK_STATUS_HIRCSTB_Msk);//开启PLL，设置PLL输出频率为192MHzCLK_EnablePLL(CLK_PLLCTL_192MHz_HIRC,PLL_CLOCK);//等待PLL时钟稳定CLK_WaitClockReady(CLK_STATUS_PLLSTB_Msk);//HCLK分频器设置CLK_SetHCLK(CLK_CLKSEL0_HCLKSEL_HIRC,CLK_CLKDIV0_HCLK(0x4));//设置M4核心系统时钟=1/2HIRC即6MHz//CLK_SetSysTickClockSrc(CLK_CLKSEL0_STCLKSEL_HIRC_DIV2);//设置APB0和APB1的分频系数，设置为2即192MHz二分频为96MHzCLK->PCLKDIV=(CLK_PCLKDIV_APB0DIV_DIV2|CLK_PCLKDIV_APB1DIV_DIV2);//更新系统时钟SystemCoreClockUpdate();//清除PA4引脚的复用设置，即默认模式为GPIOSYS->GPA_MFPL&=~(SYS_GPA_MFPL_PA4MFP_Msk);SYS->GPA_MFPL|=(SYS_GPA_MFPL_PA4MFP_GPIO);//寄存器上锁保护SYS_LockReg();}intmain(){SYS_Init();//设置PA4为输出模式GPIO_SetMode(PA,BIT4,GPIO_MODE_OUTPUT);//PA->MODE|=(GPIO_MODE_OUTPUTDOUT|=(1DOUT|=BIT4;PA->DOUT=0xFFFFFFFF;/*Gotnowheretogo,justloopforever*/while(1);}