问答-
'begin(int, int, int)' is ambiguous Wire.begin(sda, scl, 100000);
'begin(int,int,int)'isambiguousWire.begin(sda,scl,100000);这个报错，但是无法初始化iic的。
2025-01-10 1 -
求个课程设计，51单片机的电子琴
求个课程设计，51单片机的电子琴
2024-11-30 2 -
AD8032的滤波算法
AD8032的滤波算法并提供软件截图
2024-11-30 1 -
myoware传感器测试指导
myoware传感器测试指导
2024-11-30 1 -
课题指导-搭建HT的环境测试
搭建图扑的环境测试，后续需要持续更新相关的更新和模型搭建
2024-11-18 1 -
stm32血压计的设计
来一套stm32血压计的设计，使用示波法测量，下降趋势。测量周期为20s内，最好能够输出测量的波形
2024-11-18 3 -
求ESP32通过mqtt和android进行图片传输代码
求ESP32通过mqtt和android进行图片传输代码提供apk的编译文件。代码运行成功截图。提供运行机制说明，自己修改的说明。
2024-11-17 4 -
来求一个ep4ce6的定制板的PCB和原理图
求一个ep4ce6的定制板的PCB和原理图
2024-11-10 1 -
立创圆形拼板实例，如何用拼板功能制作
立创圆形拼板实例，如何用拼板功能制作
2024-09-29 2 -
verilog并行语句有哪些
verilog并行语句有哪些
2024-09-29 1 -
6个IO引脚有电平变化的时候需要发出一个脉冲，用Verilog写
本帖最后由ywzqdpj于2022-12-809:36编辑我用的是maxii的CPLD，我想实现一个功能：当CPLD上6个IO引脚有电平变化的时候，会生成一个脉冲发出去，用Verilog该怎么写？
2022-12-07 2
