问答21ic问答首页 - quartus综合时只将部分子模块中的乘法器用DSP实现
quartus综合时只将部分子模块中的乘法器用DSP实现
在full_mul_level4中例化了多个mul，每个mul中有多个乘法器，但只有u0_mul中的乘法器在综合时用到了DSP，并且综合结果很不正常，full_mul_level4为1024bit的karatsuba大整数乘法器，不应该这么小。可能是什么原因呢。
本周活跃用户
- 1
Wxy8030回答 5 次
- 2
tpgf回答 4 次
- 3
xuanhuanzi回答 4 次
- 4
powerantone回答 3 次
- 5
龖齉爨麤回答 3 次
- 6
laocuo1142回答 3 次
- 7
flycamelaaa回答 3 次
- 8
probedog回答 3 次
您需要登录后才可以回复 登录 | 注册