汇集网友智慧,解决技术难题
MUC 5V 输出 供电 电平 电压
赞0
评论
2024-11-07
2024-11-05
3350.png (20.22 KB )
下载附件
2024-11-4 22:13 上传
2024-11-04
丙丁先生 发表于 2024-11-4 06:34 在您描述的情况下,MCU使用3.3V供电,引脚上拉100K到5V来控制PMOS管,实际输出高电平只有3.7V,这是因为MCU ...
点击图片添加到编辑器内容中
点击文件名将附件添加到文章中
提交
tyw
315个答案
天意无罪
284个答案
xch
203个答案
jjjyufan
197个答案
coody
183个答案
LcwSwust
136个答案
chunyang
135个答案
呐咯密密
108个答案
赞0
关于上拉电阻的选择,需要考虑MCU的I/O口能够承受的最大电流、PMOS管的阈值电压以及上拉电阻对输出电压的影响。没有一个固定的电阻值适用于所有情况,需要根据具体的MCU和PMOS管参数来确定。通常,可以从4.7kΩ到10kΩ之间选择一个值作为起始点,然后根据实际测试结果进行调整。
评论
2024-11-07
赞0
评论
2024-11-07
赞0
评论
2024-11-07
赞0
评论
2024-11-05
赞0
3350.png (20.22 KB )
下载附件
2024-11-4 22:13 上传
评论
2024-11-04
赞0
评论
2024-11-04
赞0
我也觉得没问题。
现在有问题,可能是 IO 口内部的上拉、下拉电阻没有关闭,或者外电路影响的。
当然还要注意查手册,这个 IO 口必须是能够承受 5v 的。
评论
2024-11-04
赞0
你这是抄的IA回答吧?
3.3V 供电,OC/OD输出1时,能不能被外接上拉电阻拉到5V,取决于芯片的IO口的设计结构。凌欧不清楚,ST的大部分没有与模拟共用的引脚,都可以实现该功能。
每家MCU是否有该功能,需要参考厂家的规格书。
评论
2024-11-04
赞0
评论
2024-11-04
您需要登录后才可以回复 登录 | 注册