汇集网友智慧，解决技术难题
技术交流 嵌入式 单片机 FPGA 时钟信号 正弦波
赞0
Anxsh588 发表于 2024-11-7 14:36 谢谢大佬，bank电压调成1.2V也识别不了削峰正弦，现在打算换同封装的方波晶振试试 ...
评论
2024-11-11
sleepybear 发表于 2024-11-6 12:05 得看FPGA接收bank的电平标准：你板子上给的FPGA该bank的VCCO电压是多少V的？FPGA固件设置的电平标准是什么 ...
2024-11-07
青木山水 发表于 2024-11-7 09:06 3.3V的bank高电平差不多2.3V左右哦才有效，你可以把这个晶振连接到1.2V、1.8V的BANK，或者换一个同封装CMOS ...
2024-11-06
青木山水 发表于 2024-11-6 09:34 上图纸，你晶振连接FPGA的bank是多少伏？
点击图片添加到编辑器内容中
点击文件名将附件添加到文章中
提交
tyw
315个答案
天意无罪
284个答案
xch
203个答案
jjjyufan
197个答案
coody
183个答案
LcwSwust
136个答案
chunyang
135个答案
呐咯密密
108个答案
问答
赞0
不大可能，你程序有问题吧
评论
2024-11-11
赞0
谢谢大佬，bank电压调成1.2V也识别不了削峰正弦，现在打算换同封装的方波晶振试试
评论
2024-11-07
赞0
谢谢大佬，bank电压调成1.2V也识别不了削峰正弦，现在打算换同封装的方波晶振试试
评论
2024-11-07
赞0
评论
2024-11-07
赞0
得看FPGA接收bank的电平标准：你板子上给的FPGA该bank的VCCO电压是多少V的？FPGA固件设置的电平标准是什么？（是LVCMOS还是LVTTL或者什么其它的？）后者的高低电平定义可以在FPGA讲IO的手册里查到。输入信号符合即可。如果两边有差异，就想办法呗，该加leverl shifter加level shifter，该加端接网络加端接网络，该改FPGA固件约束文件的电平标准就改约束文件，或者干脆把源端器件换了。。。
评论
2024-11-06
赞0
接的3.3V
评论
2024-11-06
赞0
评论
2024-11-06
赞0
评论
2024-11-06
您需要登录后才可以回复 登录 | 注册