数据转换器分辨率和速度一直处于不断改进中。我仍然记得大概25年前在Tektronix参加的一个会议上，集体讨论了数据转换器的未来发展方向。我甚至不敢想象分辨率能够从 16 位提高到 24 位。但是，ΔΣ 转换器的架构却能够实现如此激动人心的分辨率突破。

       ΔΣ 转换器能够实现 24 位的转换结果。虽然这听起来让人振奋，但是为了达到最佳效果，我们仍然需要正确选择许多参数。随着抽样、调制时钟和 PGA 的调整，相同数据速率在性能方面会有所不同。在优化数据转换结果时，对于这些方方面面做到完全了解并非易事。另外一些问题还包括输入阻抗、滤波器响应、抗混淆，以及长期漂移。

       ΔΣ 转换器的优势就在于它把大部分转换过程转移到了数字域。这使得它能够把高性能模拟与数字处理融合在一起。模拟元件采用单个比较器、积分器和1位的DAC。由于1位DAC只有两个输出，因此它在整个电压范围内均是线性化的。这种高水平的线性化是 ΔΣ 转换器实现高精确度的原因之一。最终的绝对精度主要取决于基准电压的精度。

让我们看一个简单的 ΔΣ 调制器中的波形（参见图1）。其中输入信号X1比例为1/4。输入信号减去DAC输出信号 (X5) 是一个脉冲串，其一个周期为低电平，三个周期为高电平 (X2)。闩锁比较器输出 (X4) 是反馈到数字滤波器的连续位流，其 1:0 的比率与输入电压和满程输入范围的比率直接相关。

       每条垂直线表示闩锁比较器输出由调制时钟控制。为了分析其操作，最好先从输出入手，把它看作驱动信号，然后闭环。输入电压为1/4Vmax。DAC 由数字输出控制，因此，它从输出Vmax开始。Vmax 与输入 (1/4Vmax) 的差为 -3/4Vmax，输入到积分器。如我们所见，此负值电压导致积分器产生一条陡的负值曲线。

        下个时钟时，由于 X3 为负值，则 X4 位置的输出为 0。其被闩锁，导致 DAC 现在输出 0 电压，而且 X2 位置的压差仅为 +1/4Vmax。正如我们所见，在超出比较器阈值之前，此较小的正曲线需要经过多个周期。正积分一直保持正曲线，直到下一个时钟周期，才把一个 1 闩锁到输出，同时我们回到原来开始之处。

          如果我们查看 ΔΣ 调制器的频率响应，就会看到响应的特性可归纳为以下的公式：（公式略）

          由此可见，在低频时，输出等于输入 (x)，而在高频时，输出等于产生如图 2 噪声频谱的量化噪声。

          ΔΣ 转换器采用过采样在多个频率段分散量化噪声，它与 ΔΣ 调制器一起整形噪声，使大部分噪声不被包含在信号测量频带中。燥声整形功能使低通数字滤波器能够消除大部分噪声并产生高精度的电压测量。