【可编程Asic(FPGA、CPLD)技术交流,HDL coding style讨论,EDA软件工具使用】
本版专家: gaochy1126
今日: 0|主题: 7664|帖子: 42694 收藏 (42)
版块主题
隐藏置顶帖 [protel] 投票 还在用99se的人进来描述下你是什么情况  ...23456..11
2024-11-27 09:23 213 180723
隐藏置顶帖 本版置顶 数字设计&verilog 每周一练(一 二)  ...23456..8
2024-11-27 09:18 157 163985
隐藏置顶帖 本版置顶 大家都来讨论一下新手怎么学习fpga digest  ...23456..11
2024-11-27 09:18 206 170270
隐藏置顶帖 [cadence] 本版置顶 2012年IPC第一届PCB LAYOUT设计大赛(中国区)作品学习分享  ...2345
2023-2-22 08:17 86 100695
隐藏置顶帖 本版置顶 X-FEST 2012资料发布 digest
2019-4-30 13:03 15 42513
隐藏置顶帖 本版置顶 亚稳态分析  ...234
2016-5-24 10:00 78 99393
wifi模块在一直重启?
2025-1-14 15:51 2 1090
lora的多点通信 attachment
2025-1-14 10:06 3 1245
INA226的arduino的驱动代码
2025-1-10 22:21 1 1005
'begin(int, int, int)' is ambiguous Wire.begin(sda, scl, 100000);
2025-1-10 22:12 1 981
PH传感器的电压是如何转换为pH数值
2025-1-10 22:09 1 1009
求一个esp32s3驱动OV2670显示在TFTlcd上的代码 attachment
2025-1-10 22:08 1 1012
stm32mp157可以跑神经网络吗
2025-1-10 22:02 1 1124
有没有可以根据产品接口,自动生成接线图的软件或平台?
2025-1-10 11:01 0 460
[Verilog HDL] 有限状态机
2024-12-31 08:38 0 1125
[Verilog HDL] 复杂时序逻辑电路
2024-12-31 08:38 0 1202
[FPGA] 简单时序逻辑电路
2024-12-31 08:37 0 1022
[FPGA] 复杂组合逻辑电路
2024-12-31 08:37 0 979
[Verilog HDL] 简单组合逻辑电路
2024-12-31 08:36 0 1198
[Verilog HDL] 基础逻辑门
2024-12-31 08:35 0 1173
[FPGA] 代码风格规范
2024-12-31 08:34 0 975
[FPGA] Testbench 的编写与应用
2024-12-31 08:34 0 991
[ISE] Vivado 安装和使用
2024-12-31 08:34 0 965
[FPGA] LogiSim 工具
2024-12-31 08:33 0 1017
[Verilog HDL] Verilog 语法入门
2024-12-31 08:33 0 1113
[Allegro] Altium Designer规则及覆铜设计小技巧
2024-12-31 08:32 0 1035
allegro灌铜怎么删除 attach_img
2024-12-31 08:29 1 1497
51单片机不使用定时器测量超声波
2024-12-18 11:55 1 6592
求个课程设计,51单片机的电子琴
2024-12-3 10:46 2 8383
[PADS] RK3168平板电脑原理图+pcb 新人帖  ...2345
2024-12-3 10:46 93 53753
[Verilog HDL] verilog哪本书比较好
2024-12-3 10:43 1 2641
AD8032的滤波算法
2024-11-30 21:51 1 7362
myoware传感器测试指导
2024-11-30 21:42 1 7817
[Verilog HDL] 哪个软件写verilog体验最好?
2024-11-30 21:37 0 2806
[Verilog HDL] VHDL、Verilog和SystemVerilog的比较
2024-11-30 21:36 0 2670
[Verilog HDL] vhdl和verilog哪个好?
2024-11-30 21:35 0 2634
[Verilog HDL] Verilog &与&&的区别
2024-11-30 21:33 0 2643
[Verilog HDL] Verilog中“=”和“<=”的区别
2024-11-30 21:33 0 2621
[Verilog HDL] 如何写好状态机_fpga_verilog
2024-11-30 21:32 0 2757
[Verilog HDL] 状态机实例
2024-11-30 21:32 0 2635
下一页 »
快速发帖
还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则