日志
testbench的必要性
|||
本贴转自EDACN.NET，http://www.edacn.net/bbs/viewthread.php?tid=84287&extra=page%3D1%26amp%3Bfilter%3Ddigest
我们为什么要写testbench？
经常看到论坛里有人问我们为什么要写testbench，总是觉得不好回答，下面是整理出来的一些理由供大家参考。
与写testbench相对应的功能手段还有画波形图，两者相比，画波形图的方法更加直观和易于入门，那为什么我们还要写Testbench呢？原因有以下五点：
第一，画波形图只能提供极低的功能覆盖。
画波形无法产生复杂的激励，因此它只产生极其有限的输入，从而只能对电路的极少数功能进行测试；而testbench以语言的方式描述激励源，容易进行高层次的抽象，可以产生各种激励源，轻松地实现远高于画波形图所能提供的功能覆盖率。以PCI转以太网电路设计为例，该设计并不复杂，但却已经需要考虑多种情况：PCI的配置读写、存储器读写等操作；以太网的短包、长包等。如果这些激励都用画波形图完成，其工作量是难以想象的；用testbench则可以轻松完成这些工作。
第二，画波形无法实现验证自动化。
对于规模设计来说，仿真时间很长，如果一个需要仿真一天设计在检错时仅通过画波形图来观测，将几乎不能检查出任何错误；而testbench是以语言的方式进行描述的，能够很方便地实现对仿真结果的自动比较，并以文字的方式报告仿真结果。我们甚至可以在下班时开始仿真，然后第二天早上上班时再查看验证结果。
第三，画波形图难于定位错误。
用画波形图进行仿真是一种原始的墨盒验证法，无法使用新的验证技术；而testbench可以通过在内部设置观测点，或者使用断言等技术，快速地定位问题。
第四，画波形的可重用性和平台移植性极差。
如果将一个PCI转100Mb以太网的设计升级到PCI转1000Mb以太网，这时原来画的波形图将不得不重新设计，耗费大量的人力物力及时间；但若使用testbench，只需要进行一些小的修改就可以完成一个新的测试平台，极大地提高了验证效率。
第五，通过画波形的验证速度极慢。
Testbench的仿真速度比画波形图的方式快几个数量级，在Quartus下画波形需半个小时才能跑出来的仿真结果，在ModelSim下使用testbench可能只需几秒钟就可以完成。
所以，在设计中除了那些极简单的设计（如调用厂商提供的MegaCore），推荐通过写testbench的方法来做功能验证。
与写testbench相对应的功能手段还有画波形图，两者相比，画波形图的方法更加直观和易于入门，那为什么我们还要写Testbench呢？原因有以下五点：
第一，画波形图只能提供极低的功能覆盖。
画波形无法产生复杂的激励，因此它只产生极其有限的输入，从而只能对电路的极少数功能进行测试；而testbench以语言的方式描述激励源，容易进行高层次的抽象，可以产生各种激励源，轻松地实现远高于画波形图所能提供的功能覆盖率。以PCI转以太网电路设计为例，该设计并不复杂，但却已经需要考虑多种情况：PCI的配置读写、存储器读写等操作；以太网的短包、长包等。如果这些激励都用画波形图完成，其工作量是难以想象的；用testbench则可以轻松完成这些工作。
第二，画波形无法实现验证自动化。
对于规模设计来说，仿真时间很长，如果一个需要仿真一天设计在检错时仅通过画波形图来观测，将几乎不能检查出任何错误；而testbench是以语言的方式进行描述的，能够很方便地实现对仿真结果的自动比较，并以文字的方式报告仿真结果。我们甚至可以在下班时开始仿真，然后第二天早上上班时再查看验证结果。
第三，画波形图难于定位错误。
用画波形图进行仿真是一种原始的墨盒验证法，无法使用新的验证技术；而testbench可以通过在内部设置观测点，或者使用断言等技术，快速地定位问题。
第四，画波形的可重用性和平台移植性极差。
如果将一个PCI转100Mb以太网的设计升级到PCI转1000Mb以太网，这时原来画的波形图将不得不重新设计，耗费大量的人力物力及时间；但若使用testbench，只需要进行一些小的修改就可以完成一个新的测试平台，极大地提高了验证效率。
第五，通过画波形的验证速度极慢。
Testbench的仿真速度比画波形图的方式快几个数量级，在Quartus下画波形需半个小时才能跑出来的仿真结果，在ModelSim下使用testbench可能只需几秒钟就可以完成。
所以，在设计中除了那些极简单的设计（如调用厂商提供的MegaCore），推荐通过写testbench的方法来做功能验证。
