汇集网友智慧,解决技术难题
我使用的是xc7a100t 芯片,在电路设计中,错误的将单端时钟接到了MRCC时钟的差分N端,导致无法通过全局时钟缓存使用,请问大家有什么约束语法解决这个问题吗
FPGA XILINX 时钟 使用 A10 MR
tyw
318个答案
天意无罪
287个答案
xch
223个答案
jjjyufan
204个答案
coody
199个答案
LcwSwust
164个答案
chunyang
135个答案
xionghaoyun
121个答案