问答

汇集网友智慧，解决技术难题

+ 我要提问
21ic问答首页 - xilinx 时钟输入问题

FPGA XILINX 时钟 使用 A10 MR

xilinx 时钟输入问题

我顶顶顶2025-04-29
我使用的是xc7a100t 芯片，在电路设计中，错误的将单端时钟接到了MRCC时钟的差分N端，导致无法通过全局时钟缓存使用，请问大家有什么约束语法解决这个问题吗
回答 +关注 1
61人浏览 0人回答问题 分享 举报
0 个回答

您需要登录后才可以回复 登录 | 注册

相关问题

本周活跃用户

问答专家