引脚配置问题

只看该作者 · 2025-4-22 12:03

GD32VF103的GPIO配置成开漏输出后，接上拉电阻也无法输出高电平。用万用表量引脚电压只有0.7V，是芯片IO结构特殊还是我电路设计有问题？

1万 · 2025-4-22 14:08

十有**就是你电路设计的原因。

2万 · 2025-4-22 14:08

可能是上拉电阻问题。

只看该作者 · 2025-5-31 11:50

开漏输出自身不输出电压，只靠上拉电阻把电平拉高。

只看该作者 · 2025-6-4 12:57

开漏输出模式下，高电平需要由外部上拉电阻提供。如果上拉电阻值过大，可能导致上拉电流不足，从而无法将引脚电压拉高到接近电源电压的水平。

只看该作者 · 2025-6-4 14:15

万用表量得引脚电压只有0.7V，可能表明上拉电阻与引脚内部或外部的其他电阻形成了分压，导致电压无法拉高。

只看该作者 · 2025-6-4 15:16

如果连接到开漏输出引脚的外部负载过大，会导致输出电压下降。检查连接到引脚的外部负载是否符合规格要求

只看该作者 · 2025-6-4 17:25

确保GPIO引脚已正确设置为开漏输出模式。在GD32中，GPIO可以配置成多种输入输出模式，包括开漏输出。

只看该作者 · 2025-6-4 17:34

如果使用的电源电压不够提供所需的高电平电压，那么检测到的高电平电压就会偏低。确保使用的电源电压符合要求。

只看该作者 · 2025-6-4 18:16

在检测高电平时存在干扰信号，也可能导致检测到的电压偏低。可以尝试使用滤波器或其他方法来减少干扰。

只看该作者 · 2025-6-4 19:35

根据电路需求和芯片规格，选择合适的上拉电阻值。通常，上拉电阻值可以在4.7kΩ到10kΩ之间选择。

只看该作者 · 2025-6-5 09:10

保证连接到开漏输出引脚的外部负载符合规格要求，不会导致输出电压下降。

只看该作者 · 2025-6-5 11:39

仔细检查代码中的GPIO初始化部分，确保引脚已正确设置为开漏输出模式。

只看该作者 · 2025-6-5 13:18

使用万用表测量电源电压，确保其符合芯片规格要求。