发新帖我要提问
返回列表
打印

PB12的CLK对应管脚一直没有时钟信号,怎么办

[复制链接]
519|7
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
powerantone|  楼主 | 2025-6-24 16:53 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
信号, 时钟, 时钟信号, 管脚
PB12的CLK对应管脚一直没有时钟信号,怎么办

使用特权

评论回复 赏
沙发
flycamelaaa| | 2025-6-26 14:34 | 只看该作者
检查时钟使能设置是否正确。

使用特权

评论回复 赏
板凳
stormwind123| | 2025-6-26 14:34 | 只看该作者
USART3总线时钟是否已开启。

使用特权

评论回复 赏
地板
probedog| | 2025-6-26 14:35 | 只看该作者
外设IO PORTB时钟未开启？

使用特权

评论回复 赏
5楼
jcky001| | 2025-6-26 14:37 | 只看该作者
可能USART3模块未使能。

使用特权

评论回复 赏
6楼
elephant00| | 2025-6-26 14:38 | 只看该作者
分频设置错误，可能导致输出的CLK信号频率不符合预期，甚至无法输出信号。

使用特权

评论回复 赏
7楼
classroom| | 2025-6-26 15:35 | 只看该作者
检查PB12引脚是否配置为复用推挽输出。需设置GPIOB->CRH |= 0x087b3f70，若配置错误，PB12引脚可能无法正常输出CLK信号。

使用特权

评论回复 赏
8楼
cr315| | 2025-6-26 16:37 | 只看该作者
检查智能卡模式是否使能，通过USART3->CR3 |= (1<<5)实现。若未使能，可能导致CLK信号无法正常输出。

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

powerantone

650

主题

3655

帖子

4

粉丝