发新帖我要提问
返回列表
打印
[FPGA]

MIG IP核在Vivado中出现错误：[Place 30-575] Sub-optimal placement for a clock-...

[复制链接]
458|0
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
AuroraWaltz|  楼主 | 2025-7-27 08:02 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式
PLA, ce, ck, FOR, ip核, optimal
在Vivado配置完成引脚后，进行编译的时候，出现了如图1所示的错误，
目前解决的方法是 在输入的时钟到MMCM之间增加一级BUFG作为缓冲，代码如下：
BUFG usr_clk_bufg_inst
(
   .I(sys_clk),         //引脚输入时钟
   .O(usr_clk_bufg) //传入MMCM的时钟
); // 插入 BUFG





使用特权

评论回复 赏

相关帖子

返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

AuroraWaltz

10

主题

70

帖子

0

粉丝