本帖最后由 天工静电 于 2025-7-31 10:31 编辑
在集成电路的设计与应用过程中，静电放电（ESD）就像潜藏的 “电路隐患”，一直威胁着芯片的可靠性和稳定性。ESD瞬间产生的超高电压和超大电流，能轻松击穿芯片内部的敏感电路结构，造成器件功能失灵，甚至引发永久性损坏。为抵御这一威胁，业界已研发出多种 ESD 保护器件与电路，它们如同芯片的 “安全屏障”，在静电放电发生时快速响应，将危险能量疏导释放，从而守护芯片的正常工作。为决解这一难题，多种多样的适用不同场景的ESD保护器件与电路被研发出来，而可控硅整流器（SCR）凭借独特的设计特点，在ESD保护领域展现出卓越的性能，成为了极具潜力的 “杀手锏” 级保护方案。 SCR本质上是由四层（PNPN）半导体材料构成的器件，标准的SCR器件设有阳极（Anode）与阴极（Cathode）。在一些特定的ESD防护场景中，其触发方式更为灵活，能摆脱传统控制极触发的局限。正是这种特殊的PNPN四层结构，让它拥有了区别于其他器件的电学性能。 （图1：（a）传统SCR截面图，（b）等效电路图） 电压触发和电流触发是SCR常见的触发方式。电压触发通常利用ESD事件产生的瞬态高电压，当该电压超过SCR的触发阈值时，内部的寄生晶体管被激活，进而引发正反馈，使SCR迅速导通。例如，通过在SCR的阳极和阴极之间连接一个低触发电压的器件（如接地栅极NMOS，GGNMOS），可以降低SCR的整体触发电压，使其在ESD事件发生时能够更快地响应。电流触发则是利用ESD电流在SCR内部产生的电压降，当该电压降足以激活寄生晶体管时，SCR导通。SCR 的触发电压（Trigger Voltage）较高，因需两阱间形成雪崩击穿，而缓变结的雪崩击穿电压通常偏高；其维持电压（Holding Voltage）则较低，由于寄生NPN和PNP开启后相互耦合，仅需低电压即可维持ESD电流泄放。 （图2：SCR的TLP曲线） SCR内部有着正反馈机制，使得其触发后迅速进入低阻态，为ESD电流提供高效泄放路径。相比二极管、MOS管等传统ESD保护器件，SCR不仅ESD失效电流极高，且在同等芯片面积下，防护效果可达数倍。SCR结构还有低动态导通电阻的特点,一旦SCR被触发导通，其动态导通电阻极低。这意味着在ESD事件期间，SCR能够以较小的电压降将ESD电流高效地泄放到地，这样一来，被保护电路节点处的电压突增问题能得到有效缓解，避免内部敏感电路因静电放电受损。当静电放电现象出现时，SCR可以把被保护节点的电压稳定限制在一个较低的水平。这一特质在静电放电设计裕量较窄的技术场景中，作用尤为突出。 当然SCR用于ESD保护也有部分缺点，主要表现在较高的触发电压以及较低的保持电压传统SCR触发电压较高，在低电压电路中难以在ESD事件初期响应，使被保护电路易受损伤。如1V左右的超低压电路，普通SCR触发电压远超其工作电压，无法有效防护ESD。 此外，SCR结构存在闩锁效应的风险，设计中必须避免。这种效应源于其PNPN四层结构，可等效为PNP与NPN晶体管组成的交叉耦合正反馈环路。正常截止时，两个晶体管均不导通；ESD触发导通后，理论上电流降至维持电流以下应恢复截止，但实际芯片环境更复杂。外部干扰是引发闩锁效应的关键因素，如电磁干扰产生的瞬态电压脉冲、电源波动等，都可能使SCR两端电压达到触发阈值。意外导通后，因保持电压低，只要芯片工作电流超过维持电流，正反馈环路就会持续运行，使SCR进入闩锁状态。此时，SCR形成低阻抗通路，导致芯片功耗剧增、发热严重，影响性能甚至烧毁芯片。为此，可通过增加保护环优化SCR结构，采用与衬底相反类型掺杂材料的保护环环绕器件，抑制寄生晶体管电流增益，打破正反馈条件，提升抗闩锁能力。
（图3：闩锁效应产生分析图） 对于强回扫型即维持电压较低的SCR器件来说,也需要考虑Latch-up的风险，如图3所示：两种SCR器件仅维持电压不同，其他特性一致，器件1维持点在风险区外，ESD事件中与端口负载线仅交于A点，静电放电结束后，器件逆向关断过程中再次经过A点时，已然处于断开状态，不会对被保护芯片的正常运行造成干扰。器件2维持点在风险区内，除交于A点外，强（snapback）后还交于 B、C点；ESD消失后逆向关断时，C点为稳定工作点，使其无法正常关断而进入闩锁状态。故防止闩锁效应，可灵活设计维持点，无需拘泥维持电压高于VDD，也可通过提高维持电流等实现。 综上所述，可控硅整流器（SCR）凭借PNPN四层结构带来的独特电学特性，在ESD保护领域展现出显著优势，高效的电流泄放能力、优异的钳位效果以及面积利用率上的突出表现，使其成为芯片防护体系中极具竞争力的方案。尽管存在触发电压偏高、易受闩锁效应困扰等问题，但通过结构优化（如增设保护环）和设计改进，这些短板正逐步得到缓解。 | 
楼主
标题置顶
标题高亮
