21ic电子技术开发论坛 CACHE 相关帖子
CACHE 标签:

CACHE

最新发表 / 热门讨论

版块 作者 回复/查看 最后发表
AXI可缓存与可缓存
ACCACHE
新手园地 车水马龙 2018-9-9 0 117 车水马龙 2018-9-9 19:52
flush L2 DCache by MVA问题
CACHEdcTECortexCortex-A7
新手园地 菊江先生 2018-9-9 0 140 菊江先生 2018-9-9 18:26
CA7的没一个cacheline,dirty bit只有一个bit位吗?
CACHEAC
新手园地 冷冻链 2018-9-9 0 107 冷冻链 2018-9-9 18:24
咨询一个CA7上对L1 DCache的操作问题?
CACHEdcTE集成AN
新手园地 一亚麻怡 2018-9-9 0 178 一亚麻怡 2018-9-9 18:18
如何理解read-allocate / write-allocate in AXI4 spec
WRITEd-aADCACHEAC
新手园地 河童 2018-9-9 0 230 河童 2018-9-9 16:34
Cache Coherence Support in CHI Specification 新手园地 奔跑的猫ちゃん 2018-9-9 0 202 奔跑的猫ちゃん 2018-9-9 10:52
Is it necessary to flush data cache 3
ceSARCACHENECTI
新手园地 没名字的人 2018-9-9 0 191 没名字的人 2018-9-9 10:46
Is it necessary to flush data cache 2
SARNECceCACHETI
新手园地 小蘭 2018-9-9 0 184 小蘭 2018-9-9 10:44
Is it necessary to flush data cache 1
NECCACHESARceAN
新手园地 冰糖炖雪梨 2018-9-9 0 206 冰糖炖雪梨 2018-9-9 10:42
flush_cache_all() API consuming 200+ microseconds.
CACHEMicrosecondosAPI
新手园地 没名字的人 2018-9-9 0 178 没名字的人 2018-9-9 10:18
L2cache禁止,为什么cpu运行会比恒miss要慢?
CACHECPUBLEXILINX内存
新手园地 石头张 2018-9-9 0 160 石头张 2018-9-9 08:10
cache misses
CACHEseEMIFORstand
新手园地 你说说说说 2018-9-8 0 145 你说说说说 2018-9-8 21:54
cpu访问L1 cache需要几个cycles? L1 cache访问L2 cache呢? L2 cache访问DRAM呢?
CACHECPUDRAMRAMAC
新手园地 考哥 2018-9-8 0 165 考哥 2018-9-8 21:38
在FVP中如何查看cache信息?
CACHEAC模型
新手园地 王将 2018-9-8 0 114 王将 2018-9-8 21:18
pld offset疑问
PLDOFFSETCACHEACneo
新手园地 一亚麻怡 2018-9-8 0 212 一亚麻怡 2018-9-8 19:24
flash不经过AHB,与I/DCODE bus直连可以吗?如果要加cache,怎么接比较好?
CACHEcodeflashhbdc
新手园地 第三章 2018-9-8 0 143 第三章 2018-9-8 18:38
Cortex-A7 下neon vld指令受memory/cache影响的探讨 新手园地 冰糖炖雪梨 2018-9-8 0 195 冰糖炖雪梨 2018-9-8 17:24
ARMv8中的Non-cacheable transaction
actionransactransBLECACHE
新手园地 一亚麻怡 2018-9-8 0 241 一亚麻怡 2018-9-8 16:58
cortex-a53 A64模式 如何发出INCR(2 or 4)传输去访问normal non-cacheable属性空间 新手园地 冰糖炖雪梨 2018-9-7 0 289 冰糖炖雪梨 2018-9-7 18:40
全志智能语音技术中,a53 dsp aipu之间会考虑cache一致性问题吗? 新手园地 kaloulin 2018-9-7 0 231 kaloulin 2018-9-7 12:06