愁死高手的一个题目 | 通信技术 | gggman 2007-4-1 | 0 2849 | gggman 2007-4-1 15:03 |
---|---|---|---|---|
免注册高速下载"Verilog HDL 硬件描述语言"(中文版PDF电子书) | 侃单片机论坛 | 05cjb 2007-3-30 | 5 2980 | jinling14 2007-4-7 11:32 |
除了用示波器之外还有没有别的方** | ST MCU | adading 2007-3-27 | 3 3329 | yzhu 2007-3-28 21:20 |
关于Verilog HDL中何时用<=何时用=的问题 | EDA 技术 | Eiffel.Z 2007-3-26 | 0 2252 | Eiffel.Z 2007-3-26 12:55 |
synplify中的hdl analyst为什么打不开? | EDA 技术 | zhaoqiu258 2007-3-9 | 1 3060 | zhaoqiu258 2007-3-14 20:39 |
VHDL综合问题请教 | EDA 技术 | tangbinym 2007-3-1 | 0 2128 | tangbinym 2007-3-1 16:43 |
ise 编译 modelsim 的错误。 | EDA 技术 | GUSTO 2007-2-7 | 0 2335 | GUSTO 2007-2-7 09:41 |
ise 编译 modelsim 的错误。 | EDA 技术 | GUSTO 2007-2-7 | 0 2499 | GUSTO 2007-2-7 09:41 |
dsp builder 使用出错,是为啥? | ARM技术论坛 | ybyp 2007-2-4 | 0 2432 | ybyp 2007-2-4 15:18 |
时序设计问题! | 嵌入式操作系统论坛 | qingcaihui 2007-1-30 | 12 3595 | qingcaihui 2007-2-5 18:51 |
vhdl从开始到做出东西来,需要几步啊? | EDA 技术 | hiker000 2007-1-5 | 4 3081 | saio0 2007-1-14 17:11 |
求助!!CRC采用LFSR的串行输入设计 | 电子技术交流论坛 | zjy32508wj 2007-1-3 | 0 4087 | 甘木 2021-9-25 14:11 |