21ic电子技术开发论坛 HDL 相关帖子
HDL 标签:

HDL

最新发表 / 热门讨论

版块 作者 回复/查看 最后发表
HDL语言速成指南 attachment
HDLhdl语言hdAC
FPGA论坛 dameihuaxia 2020-6-28 0 377 dameihuaxia 2020-6-28 13:50
Verilog HDL 锁存器实现 attachment FPGA论坛 dameihuaxia 2020-5-10 0 352 dameihuaxia 2020-5-10 15:17
XILLINX VIVADO快速上手-HDL流程-内含视频、工程和中文版 attach_img
HDLVivadoCOMevAN
FPGA论坛 18671597159 2020-4-9 3 518 18671597159 2020-4-10 08:43
黑金 Verilog HDL那些事儿——建模篇、时序篇、整合篇 资料包 attachment
HDLverilog建模时序HID
FPGA论坛 hetao877 2020-3-12 44 42852 AaronSDSA 2024-9-26 13:34
【工程源码】Verilog语言例程《王金明:《Verilog HDL 程序设... attachment FPGA论坛 zgmxs 2020-2-28 0 548 zgmxs 2020-2-28 20:27
工作走硬件还是软件编程很是茫然 Megawin(笙泉)单片机 guoyt 2020-1-1 22 765 guoyt 2020-1-1 16:02
emwin中的回调函数
emWin回调函数HDLlghd
新手园地 3月的尾巴 2019-11-28 0 185 3月的尾巴 2019-11-28 12:36
占空比控制 attach_img
控制FPGAHDLPGAverilog
FPGA论坛 2287312853 2019-11-25 4 914 2287312853 2019-11-26 08:55
仿真问题 德州仪器模拟论坛 wuhany 2019-10-18 9 369 wuhany 2019-10-18 19:56
verilog编译错误
verilog编译HDLceDM
新手园地 fgc35159 2019-6-19 2 1491 ta1ent 2019-6-24 15:01
推荐一款好使的高速USB芯片
USB芯片HDLHDLC通信
英飞凌MCU论坛 chenjunt 2019-5-7 7 1425 rickluo 2019-5-8 13:23
编译工程文件的时候总是提示“N/A until Partition Merge”的问题 attach_img
编译TIIOgeHDL
FPGA论坛 xiaoxiao4816 2019-5-7 0 2371 xiaoxiao4816 2019-5-7 08:24
状态机实践入门 Navota NV32 MCU HKingS 2019-4-27 6 648 LY区区 2020-5-11 10:08
波形仿真报错 attach_img FPGA论坛 dingzwsunny 2019-4-19 2 878 dingzwsunny 2019-4-20 14:14
基于Verilog HDL的FIR数字滤波器设计与仿真 attachment 德州仪器模拟论坛 Violin11 2018-12-5 1 562 Violin11 2018-12-5 16:26
硬件还是软件 Megawin(笙泉)单片机 guoyt 2018-9-19 21 1242 guoyt 2018-9-19 17:04
如何用HDL描述四位的全加法器、5分频电路? 新手园地 追光少年 2018-9-11 0 242 追光少年 2018-9-11 10:16
明德扬FPGA连载课程第一阶段第三章VERILOG(1) 电子技术交流论坛 guyu_1 2018-11-5 0 652 guyu_1 2018-11-5 20:23
Verilog HDL的基本语法 attachment FPGA论坛 mdy郭柏荣 2019-9-6 2 665 mdy郭柏荣 2019-10-18 15:31
HDL语言的层次概念是指? 新手园地 スモモ 2018-9-11 0 489 スモモ 2018-9-11 10:54