标签: | Verilog程序的有些地方不懂？ | FPGA论坛 | guyibeijing 2011-5-4 | 4 1696 | cot45 2011-5-11 17:26 |
|---|---|---|---|---|
| cpld做除法的办法 | 电子技术交流论坛 | XLDZZ 2010-12-31 | 3 2271 | linqing171 2011-1-1 19:11 |
| 【xnwxq】对任意输入的汉字，可以得到它的拼音的第一个字母 | 电子技术交流论坛 | xnwxq 2009-8-23 | 1 1690 | yewuyi 2009-8-24 01:01 |
| 求教 | ZLG | fangui 2008-11-23 | 0 1001 | fangui 2008-11-23 09:06 |
| verilog 语言 不同数制间的转换? | EDA 技术 | atao涛 2008-2-27 | 3 2693 | wwwwggggqqqq 2008-4-16 16:18 |
| 仿写了一个表决器，大家来纠错啊~ | EDA 技术 | pinkcherry 2007-12-9 | 0 1378 | pinkcherry 2007-12-9 16:06 |
| 请高手看看这段VHDL的错误 | EDA 技术 | sdnd2000 2007-5-12 | 1 1491 | picklas 2007-5-12 17:33 |
| 哪位帮我看看这个程序 | EDA 技术 | totocool 2007-1-9 | 3 1976 | zhh124 2007-1-31 19:00 |
[工具应用]HotISP2.51的is not a valid integer value
|
Cortex-M0助学园地 | fskjhm 2011-9-3 | 1 1670 | hotpower 2011-9-3 13:48 |
扫码关注
21ic 官方微信
扫码关注
嵌入式微处理器
扫码关注
21ic项目外包
扫码关注
21ic视频号
扫码关注
21ic抖音号
