最新发表 / 热门讨论

版块 作者 回复/查看 最后发表
verilog 设计练习阶段 attachment FPGA论坛 tee. 2012-6-1 19 1961 bitshiyan 2013-2-1 10:45
一道笔试题,一起讨论一下 新手园地 tigris 2008-10-9 11 1757 天使之左翼 2008-10-15 19:09
彩灯 新手园地 rose12 2009-12-8 11 2233 老鱼探戈 2011-3-3 16:26
谁帮我设计一个设计一个同步时序逻辑电路 attachment 电子技术交流论坛 mazhe_7 2011-6-13 4 1885 zjy.zz 2011-6-18 15:55
组合逻辑与时序逻辑电路 FPGA论坛 TataJen 2014-2-12 4 2314 cityday 2014-5-9 17:00
如何用时序逻辑电路和VERILOG分别实现以下的功能? ZLG yhhdsp 2009-3-29 2 1445 jumpoo 2009-5-15 14:09
行为建模时序逻辑电路(二输入与门)源代码及测试代码 FPGA论坛 zxopenljx 2019-8-8 1 728 zhangmangui 2019-8-11 00:02
数字电路(5)时序逻辑电路(一) attach_img 德州仪器模拟论坛 tpgf 2020-12-3 1 479 xyz549040622 2020-12-27 22:29
谁帮我设计一个设计一个同步时序逻辑电路 电子技术交流论坛 mazhe_7 2011-6-13 0 1476 mazhe_7 2011-6-13 22:49
时序逻辑电路的主要故障分析 德州仪器模拟论坛 Sode 2018-9-29 0 610 Sode 2018-9-29 16:32
什么是同步逻辑和异步逻辑? 新手园地 菊江先生 2018-9-11 0 230 菊江先生 2018-9-11 13:22