21ic电子技术开发论坛 HDL 相关帖子
HDL 标签:

HDL

最新发表 / 热门讨论

版块 作者 回复/查看 最后发表
FPGA设计和模块化的建议——读书笔记(二) FPGA论坛 xiao6666 2012-10-13 0 1828 xiao6666 2012-10-13 19:11
新人求助~CONCEPT HDL输出网表报错 attach_img
CONCEPTHDLTITEpc
EDA 技术 silcose 2015-4-27 0 1373 silcose 2015-4-27 13:13
请问FPGA怎么实现灰度积分投影 FPGA论坛 alibeccio 2017-9-4 0 812 alibeccio 2017-9-4 10:42
Verilog HDL 华为入门教程 attachment
HDLverilog华为AC
FPGA论坛 dameihuaxia 2020-8-12 0 441 dameihuaxia 2020-8-12 14:52
可综合的Verilog语法和语义的资料 attachment EDA 技术 gaochy1126 2021-3-25 0 810 gaochy1126 2021-3-25 21:45
Verilog HDL和VHDL的区别
HDLVHDLhdveriloverilog
EDA 技术 gaochy1126 2023-1-31 0 1921 gaochy1126 2023-1-31 21:03
从零开始学CPLD和Verilog HDL编程技术 attachment
CPLDHDLPLDhdverilo
技术资源专区 王栋春 2024-12-5 0 3583 王栋春 2024-12-5 22:11
急!急!急!心急如焚,请各位帮忙指点 模拟技术论坛 yjg957104 2008-3-16 0 3582 yjg957104 2008-3-16 11:59
如何用VHDL设计取样率变换?
HDLVHDLVHDL设计hd音频
EDA 技术 xubanghui 2007-7-2 0 1770 xubanghui 2007-7-2 22:08
求教JED文件反向工程
PLDCPLDHDLVHDLXILINX
EDA 技术 chengj 2009-2-3 0 3436 chengj 2009-2-3 10:52
Verilog HDL 学习要点总结(一) FPGA论坛 shang651 2012-10-14 0 2125 shang651 2012-10-14 20:39
听说以FPGA技能包挑战高薪,也是有捷径的?
FPGA芯科hdHDLverilog
FPGA论坛 xin58 2017-9-21 0 1330 xin58 2017-9-21 12:11
编译工程文件的时候总是提示“N/A until Partition Merge”的问题 attach_img
编译TIIOgeHDL
FPGA论坛 xiaoxiao4816 2019-5-7 0 2893 xiaoxiao4816 2019-5-7 08:24
FPGA开发 嵌入式操作系统论坛 星星点灯爱中华 2021-4-13 0 940 星星点灯爱中华 2021-4-13 15:28
FPGA设计中 Verilog HDL实现基本的图像滤波处理仿真 attach_img
FPGAFPGA设计HDLPGAhd
FPGA论坛 FPGA技术江湖 2023-6-7 0 1701 FPGA技术江湖 2023-6-7 14:46
Verilog HDL程序设计与实践 attachment
HDLhdveriloverilog
EDA 技术 gaochy1126 2025-5-31 0 3642 gaochy1126 2025-5-31 16:07
愁死高手的一个题目
HDLPCMVHDL编码se
通信技术 gggman 2007-4-1 0 2849 gggman 2007-4-1 15:03
请教一个FPGA仿真问题,谢谢 EDA 技术 staretoile 2007-7-6 0 2186 staretoile 2007-7-6 16:39
VHDL有符号数的表示
HDLVHDLhd
FPGA论坛 知为123 2013-11-25 0 1819 知为123 2013-11-25 20:19
DFT算法
HDLVHDL编程hdAD
电子技术交流论坛 聚光—— 2015-5-11 0 792 聚光—— 2015-5-11 20:29