21ic电子技术开发论坛 HDL 相关帖子
HDL 标签:

HDL

最新发表 / 热门讨论

版块 作者 回复/查看 最后发表
nois2中预定义组件的HDL代码能否查看? FPGA论坛 yangwenguan 2017-4-13 0 763 yangwenguan 2017-4-13 12:38
FPGA设计者的五项基本功 嵌入式操作系统论坛 zzxyd—qiao 2021-9-17 0 6640 zzxyd—qiao 2021-9-17 14:30
Verilog HDL仿真激励
仿真verilogverilohdHDL
EDA 技术 gaochy1126 2024-9-28 0 2204 gaochy1126 2024-9-28 16:16
FPGA/CPLD 实现瞬时相位差测量方案 EDA 技术 liangzhitu 2007-9-27 0 2081 liangzhitu 2007-9-27 11:20
正弦波的问题 EDA 技术 wy17416 2008-5-12 0 1121 wy17416 2008-5-12 23:28
ise 编译 modelsim 的错误。
编译semodelsimHDLhd
EDA 技术 GUSTO 2007-2-7 0 1796 GUSTO 2007-2-7 09:41
关于算法的描述问题 FPGA论坛 sunt8707 2011-2-23 0 1416 sunt8707 2011-2-23 19:27
.vhd与.vhdl的区别
HDLVHDLhdVHDL程序se
FPGA论坛 温wenwen 2012-8-24 0 1491 温wenwen 2012-8-24 11:59
深入浅出FPGA-3-verilog HDL EDA 技术 GoldSunMonkey 2012-11-5 0 1107 GoldSunMonkey 2012-11-5 22:39
Verilog HDL 锁存器实现 attachment FPGA论坛 dameihuaxia 2020-5-10 0 352 dameihuaxia 2020-5-10 15:17
《Verilog HDL数字设计与综合》 attachment EDA 技术 gaochy1126 2020-11-13 0 447 gaochy1126 2020-11-13 10:19
595上升沿串行数据输入和下降沿串行输出的VERILOG HDL ZLG niceeagle 2008-8-17 0 2660 niceeagle 2008-8-17 22:18
HDL设计探究
HDL信号se时钟电路
FPGA论坛 yun888 2010-8-25 0 1660 yun888 2010-8-25 10:55
vivado 里从哪设置生成ip的语言
VivadoipHDLRAMverilog
FPGA论坛 xjsxjtu 2013-9-7 0 1881 xjsxjtu 2013-9-7 23:23
FPGA仿真解决方案 Aldec Active-HDL.v10.1.Win32_64 2CD
activeCDHDLWin32FPGA
FPGA论坛 jjzzttsoft 2014-12-25 0 875 jjzzttsoft 2014-12-25 10:20
emwin中的回调函数
emWin回调函数HDLlghd
新手园地 3月的尾巴 2019-11-28 0 185 3月的尾巴 2019-11-28 12:36
Verilog数字系统设计教程 attachment EDA 技术 gaochy1126 2020-11-13 0 541 gaochy1126 2020-11-13 10:21
Allegro原理图与PCB设计 attachment
ADCADCONCEPTHDLcadenceALLEGROPCB
技术资源专区 王栋春 2024-11-20 0 326 王栋春 2024-11-20 22:33
求助:我想知道,如何成为一名优秀的FPGA设计师??? EDA 技术 jcxc1314 2011-11-10 0 1703 jcxc1314 2011-11-10 09:02