请教关于SPARTAN-3E的问题
|
FPGA论坛 |
snajadan
2010-4-26
|
0
2367
|
snajadan
2010-4-26 13:42
|
如何实现lcd控制器的时序控制
|
电子技术交流论坛 |
天涯文晨
2011-8-15
|
0
2126
|
天涯文晨
2011-8-15 21:43
|
nois2中预定义组件的HDL代码能否查看?
|
FPGA论坛 |
yangwenguan
2017-4-13
|
0
850
|
yangwenguan
2017-4-13 12:38
|
FPGA设计者的五项基本功
|
嵌入式操作系统论坛 |
zzxyd—qiao
2021-9-17
|
0
6682
|
zzxyd—qiao
2021-9-17 14:30
|
Verilog HDL仿真激励
|
EDA 技术 |
gaochy1126
2024-9-28
|
0
8153
|
gaochy1126
2024-9-28 16:16
|
FPGA/CPLD 实现瞬时相位差测量方案
|
EDA 技术 |
liangzhitu
2007-9-27
|
0
2589
|
liangzhitu
2007-9-27 11:20
|
正弦波的问题
|
EDA 技术 |
wy17416
2008-5-12
|
0
1542
|
wy17416
2008-5-12 23:28
|
ise 编译 modelsim 的错误。
|
EDA 技术 |
GUSTO
2007-2-7
|
0
2231
|
GUSTO
2007-2-7 09:41
|
.vhd与.vhdl的区别
|
FPGA论坛 |
温wenwen
2012-8-24
|
0
1755
|
温wenwen
2012-8-24 11:59
|
深入浅出FPGA-3-verilog HDL
|
EDA 技术 |
GoldSunMonkey
2012-11-5
|
0
1314
|
GoldSunMonkey
2012-11-5 22:39
|
Verilog HDL 锁存器实现
|
FPGA论坛 |
dameihuaxia
2020-5-10
|
0
391
|
dameihuaxia
2020-5-10 15:17
|
《Verilog HDL数字设计与综合》
|
EDA 技术 |
gaochy1126
2020-11-13
|
0
597
|
gaochy1126
2020-11-13 10:19
|
595上升沿串行数据输入和下降沿串行输出的VERILOG HDL
|
ZLG |
niceeagle
2008-8-17
|
0
3176
|
niceeagle
2008-8-17 22:18
|
求助:我想知道,如何成为一名优秀的FPGA设计师???
|
EDA 技术 |
jcxc1314
2011-11-10
|
0
2098
|
jcxc1314
2011-11-10 09:02
|
vivado 里从哪设置生成ip的语言
|
FPGA论坛 |
xjsxjtu
2013-9-7
|
0
1986
|
xjsxjtu
2013-9-7 23:23
|
FPGA仿真解决方案 Aldec Active-HDL.v10.1.Win32_64 2CD
|
FPGA论坛 |
jjzzttsoft
2014-12-25
|
0
975
|
jjzzttsoft
2014-12-25 10:20
|
急!急!急!心急如焚,请各位帮忙指点
|
模拟技术论坛 |
yjg957104
2008-3-16
|
0
2471
|
yjg957104
2008-3-16 11:59
|
HDL设计探究
|
FPGA论坛 |
yun888
2010-8-25
|
0
1917
|
yun888
2010-8-25 10:55
|
关于算法的描述问题
|
FPGA论坛 |
sunt8707
2011-2-23
|
0
1750
|
sunt8707
2011-2-23 19:27
|
求“基于FPGA的温度数据无线传输系统设计”的整套Verilog HDL程序
|
EDA 技术 |
bingtang
2014-3-25
|
0
1447
|
bingtang
2014-3-25 10:58
|