21ic电子技术开发论坛 › HDL › 相关帖子
HDL 标签:

HDL

最新发表 / 热门讨论

 版块 作者 回复/查看 最后发表
Verilog HDL
verilog ，verilo ，hd ，HDL
EDA 技术 gaochy1126 2024-9-28 0 9573 gaochy1126 2024-9-28 15:59
quartus应用的问题？请问哪位大侠知道？
Quartus ，HDL ，IEEE ，VHDL ，hd
嵌入式操作系统论坛 qinshou211 2008-1-16 0 1907 qinshou211 2008-1-16 21:16
关于Verilog HDL中何时用<=何时用=的问题
HDL ，verilog ，verilo ，hd
EDA 技术 Eiffel.Z 2007-3-26 0 2196 Eiffel.Z 2007-3-26 12:55
急！急！急！心急如焚，请各位帮忙指点
verilo ，verilog ，HDL ，hd ，VerilogHDL
模拟技术论坛 yjg957104 2008-3-16 0 2541 yjg957104 2008-3-16 11:59
请教关于SPARTAN-3E的问题
Spartan-3E ，HDL ，VHDL ，控制 ，hd
FPGA论坛 snajadan 2010-4-26 0 2544 snajadan 2010-4-26 13:42
如何实现lcd控制器的时序控制
LCD控制器 ，时序控制 ，源码 ，HDL ，lcd屏
电子技术交流论坛 天涯文晨 2011-8-15 0 2269 天涯文晨 2011-8-15 21:43
求“基于FPGA的温度数据无线传输系统设计”的整套Verilog HDL程序
FPGA ，HDL ，verilog ，温度数据 ，无线传输系统
EDA 技术 bingtang 2014-3-25 0 1492 bingtang 2014-3-25 10:58
nois2中预定义组件的HDL代码能否查看?
HDL ，代码 ，组件 ，HDL代码 ，hd
FPGA论坛 yangwenguan 2017-4-13 0 912 yangwenguan 2017-4-13 12:38
FPGA设计者的五项基本功
FPGA设计 ，仿真 ，hdl语言 ，HDL ，hd ，调试
嵌入式操作系统论坛 zzxyd—qiao 2021-9-17 0 6699 zzxyd—qiao 2021-9-17 14:30
Verilog HDL仿真激励
仿真 ，verilog ，verilo ，hd ，HDL
EDA 技术 gaochy1126 2024-9-28 0 9825 gaochy1126 2024-9-28 16:16
FPGA/CPLD 实现瞬时相位差测量方案
相位差 ，FPGA/CPLD ，HDL ，VHDL ，vhdl语言
EDA 技术 liangzhitu 2007-9-27 0 2658 liangzhitu 2007-9-27 11:20
正弦波的问题
正弦波 ，HDL ，Quartus ，ROM ，UART
EDA 技术 wy17416 2008-5-12 0 1616 wy17416 2008-5-12 23:28
ise 编译 modelsim 的错误。
编译 ，se ，modelsim ，HDL ，hd
EDA 技术 GUSTO 2007-2-7 0 2441 GUSTO 2007-2-7 09:41
关于算法的描述问题
HDL ，hdl语言 ，hd ，verilog ，VerilogHDL
FPGA论坛 sunt8707 2011-2-23 0 1862 sunt8707 2011-2-23 19:27
.vhd与.vhdl的区别
HDL ，VHDL ，hd ，VHDL程序 ，se
FPGA论坛 温wenwen 2012-8-24 0 1837 温wenwen 2012-8-24 11:59
深入浅出FPGA-3-verilog HDL
verilog ，FPGA ，HDL ，仿真 ，建模
EDA 技术 GoldSunMonkey 2012-11-5 0 1419 GoldSunMonkey 2012-11-5 22:39
Verilog HDL 锁存器实现 attachment
HDL ，verilog ，锁存器 ，AC
FPGA论坛 dameihuaxia 2020-5-10 0 409 dameihuaxia 2020-5-10 15:17
《Verilog HDL数字设计与综合》 attachment
HDL ，verilog ，建模 ，VerilogHDL ，编程语言
EDA 技术 gaochy1126 2020-11-13 0 700 gaochy1126 2020-11-13 10:19
595上升沿串行数据输入和下降沿串行输出的VERILOG HDL
HDL ，verilog ，串行数据 ，VerilogHDL
ZLG niceeagle 2008-8-17 0 3272 niceeagle 2008-8-17 22:18
HDL设计探究
HDL ，信号 ，se ，时钟 ，电路
FPGA论坛 yun888 2010-8-25 0 2002 yun888 2010-8-25 10:55
1 ...212223242526272829下一页