.vhd与.vhdl的区别 | FPGA论坛 | 温wenwen 2012-8-24 | 0 1928 | 温wenwen 2012-8-24 11:59 |
---|---|---|---|---|
深入浅出FPGA-3-verilog HDL | EDA 技术 | GoldSunMonkey 2012-11-5 | 0 1431 | GoldSunMonkey 2012-11-5 22:39 |
Verilog HDL 锁存器实现
![]() |
FPGA论坛 | dameihuaxia 2020-5-10 | 0 427 | dameihuaxia 2020-5-10 15:17 |
《Verilog HDL数字设计与综合》
![]() |
EDA 技术 | gaochy1126 2020-11-13 | 0 782 | gaochy1126 2020-11-13 10:19 |
595上升沿串行数据输入和下降沿串行输出的VERILOG HDL | ZLG | niceeagle 2008-8-17 | 0 3443 | niceeagle 2008-8-17 22:18 |
HDL设计探究 | FPGA论坛 | yun888 2010-8-25 | 0 2073 | yun888 2010-8-25 10:55 |
求助:我想知道,如何成为一名优秀的FPGA设计师??? | EDA 技术 | jcxc1314 2011-11-10 | 0 2247 | jcxc1314 2011-11-10 09:02 |
vivado 里从哪设置生成ip的语言 | FPGA论坛 | xjsxjtu 2013-9-7 | 0 2096 | xjsxjtu 2013-9-7 23:23 |
FPGA仿真解决方案 Aldec Active-HDL.v10.1.Win32_64 2CD | FPGA论坛 | jjzzttsoft 2014-12-25 | 0 1035 | jjzzttsoft 2014-12-25 10:20 |
emwin中的回调函数 | 新手园地 | 3月的尾巴 2019-11-28 | 0 234 | 3月的尾巴 2019-11-28 12:36 |
Verilog数字系统设计教程
![]() |
EDA 技术 | gaochy1126 2020-11-13 | 0 633 | gaochy1126 2020-11-13 10:21 |
Allegro原理图与PCB设计
![]() |
技术资源专区 | 王栋春 2024-11-20 | 0 3324 | 王栋春 2024-11-20 22:33 |