Verilog语言 标签:

Verilog语言

最新发表 / 热门讨论

 版块 作者 回复/查看 最后发表
verilog语言问题
Verilog语言 ，TI ，AN ，IO ，ni
新手园地 txhong 2008-10-27 0 1390 txhong 2008-10-27 21:48
verilog语言问题
Verilog语言 ，TI ，AN ，IO ，ni
新手园地 txhong 2008-10-27 0 1127 txhong 2008-10-27 21:48
Verilog语言的编写。
编写 ，Verilog语言 ，TI ，FOR ，DM
FPGA论坛 魔人布欧 2016-4-6 0 728 魔人布欧 2016-4-6 22:07
菜鸟请教VERILOG语言
verilog ，Verilog语言 ，verilo ，二进制 ，十进制
侃单片机论坛 ayb_ice 2009-2-11 0 1135 ayb_ice 2009-2-11 14:22
如何用verilog语言实现crc16的串行和并行算法
CRC ，并行算法 ，Verilog语言
FPGA论坛 yuhaijian112 2012-6-28 0 2220 yuhaijian112 2012-6-28 15:00
用verilog语言设计自动售饮料机中存在的一个问题
Verilog语言 ，代码 ，状态机 ，编写
EDA 技术 dfx9230 2007-4-26 0 1663 dfx9230 2007-4-26 20:15
寻求FPGA的verilog语言编程
语言编程 ，FPGA ，Verilog语言 ，AN ，开发板
创业|外包|承接 wangzhongyi2016 2018-3-26 0 824 wangzhongyi2016 2018-3-26 14:51
寻求FPGA的verilog语言编程
语言编程 ，FPGA ，Verilog语言 ，AN ，开发板
FPGA论坛 wangzhongyi2016 2018-3-26 0 570 wangzhongyi2016 2018-3-26 15:13
Verilog语言中几种不同的触发器描述方式
Verilog语言 ，触发器 ，se ，Reset ，ge
FPGA论坛 星星之火红 2012-10-8 0 894 星星之火红 2012-10-8 21:58
寻求FPGA的verilog语言编程
语言编程 ，FPGA ，Verilog语言 ，AN ，开发板
FPGA论坛 wangzhongyi2016 2018-3-26 0 645 wangzhongyi2016 2018-3-26 15:17
寻求FPGA的verilog语言编程
语言编程 ，FPGA ，Verilog语言 ，AN ，开发板
FPGA论坛 wangzhongyi2016 2018-3-27 0 778 wangzhongyi2016 2018-3-27 07:03
基于QUATEUS2的设计一个8位频率计：Verilog语言编程 attach_img
语言编程 ，频率计 ，Verilog语言 ，TE ，Pay
FPGA论坛 zyf901126 2019-8-31 0 521 zyf901126 2019-8-31 17:42
请教 用verilog语言通过protel对gal16v8编程的问题
编程 ，Verilog语言 ，protel ，编译 ，module
EDA 技术 gyh158 2007-3-29 0 2704 gyh158 2007-3-29 22:06
请教,一个自动售饮料机的verilog代码
verilog代码 ，编写 ，状态机 ，Verilog语言
EDA 技术 dfx9230 2007-4-27 0 2158 dfx9230 2007-4-27 20:09
菜鸟请教VERILOG语言
verilog ，Verilog语言 ，verilo ，二进制 ，十进制
EDA 技术 ayb_ice 2009-2-13 0 1235 ayb_ice 2009-2-13 16:55
Verilog语言中如何将memory型变量转换为vector型变量
Verilog语言 ，VECTOR ，memory ，TE ，ge
FPGA论坛 星星之火红 2012-10-8 0 1115 星星之火红 2012-10-8 22:00
Verilog语言实现流水线设计全加器
Verilog语言 ，npu ，Input ，TI ，IO
FPGA论坛 xjsxjtu 2012-10-8 0 1349 xjsxjtu 2012-10-8 22:05
Verilog语言实现逻辑功能编译出现错误
Verilog语言 ，编译 ，TE ，ni ，se
FPGA论坛 麟凤龟龙 2015-4-29 0 833 麟凤龟龙 2015-4-29 10:34
【工程源码】Verilog语言例程《王金明：《Verilog HDL 程序设... attachment
HDL ，源码 ，Verilog语言
FPGA论坛 zgmxs 2020-2-28 0 435 zgmxs 2020-2-28 20:27
FPGA基于Verilog语言的有符号乘法运算及时钟工作频率的优化 attachment
FPGA ，时钟 ，Verilog语言 ，AC
FPGA论坛 dameihuaxia 2020-4-12 0 275 dameihuaxia 2020-4-12 16:11
12345下一页