Verilog中reg和wire的区别总结
|
EDA 技术 |
gaochy1126
2023-2-18
|
12
3361
|
gaochy1126
2023-2-28 22:15
|
Verilog中begin...end和fork....join的区别和用法
|
EDA 技术 |
gaochy1126
2023-2-18
|
12
3880
|
gaochy1126
2023-2-28 22:13
|
示例:基于C++模板技术的1-wire总线编程
|
侃单片机论坛 |
john_lee
2010-10-9
|
12
5678
|
abin0415
2012-4-29 02:10
|
关于名字“受不了你”的说明
|
FPGA论坛 |
受不了你
2011-12-11
|
11
2439
|
hongchengway
2011-12-12 20:43
|
chipscope可看的信号类型是什么?
|
FPGA论坛 |
星星之火红
2011-7-12
|
11
3650
|
GoldSunMonkey
2012-3-18 18:00
|
【转】UART/I2C/SPI/1-wire四大通信接口的神解释
|
GigaDevice GD32 MCU |
我喜欢打游戏
2022-5-3
|
11
1197
|
onebank
2022-6-1 17:14
|
DS18B20多个并在一起,线长了就读不出来怎么办?[已解决]
|
侃单片机论坛 |
SUNKE9
2010-4-1
|
11
6798
|
一路向北lm
2018-5-12 06:09
|
配置工程时没有选中Serial Wire导致程序不能再次下载怎么办?
|
ST MCU |
Henryko
2024-3-29
|
10
1174
|
一只眠羊
2024-4-18 15:07
|
JK触发器消除毛刺
|
FPGA论坛 |
anstxfw
2012-11-19
|
10
2501
|
hawksabre
2012-11-22 06:58
|
嵌套状态机请教
|
FPGA论坛 |
jlgcumt
2010-5-20
|
9
4080
|
jlgcumt
2010-5-27 09:53
|
verilog中reg和wire类型的区别和用法
|
ZLG |
即时生效
2012-1-18
|
9
3617
|
lirfv
2012-2-6 21:04
|
fft ip核使用问题
|
FPGA论坛 |
bulonghu
2013-1-5
|
9
4245
|
zhushouxi
2013-1-7 21:02
|
VERILOG怎么样实现顶层文件调用其他模块?
|
FPGA论坛 |
wrr891208
2013-5-28
|
9
23710
|
liwei028
2020-4-15 10:41
|
好用的网络抓包工具推荐
|
侃单片机论坛 |
forgot
2023-6-13
|
9
2817
|
forgot
2023-6-13 17:47
|
请问有做 Wireless usb的兄弟吗?
|
USB技术专区 |
lyae
2008-9-24
|
9
3236
|
stoneqian
2008-11-29 18:43
|
debugWIRE仿真器(mkII lite V2)固件升级,支持AVR32调试
|
供需广告 |
微控电子
2008-6-3
|
8
2721
|
匿名
2008-6-20 13:24
|
verilog 顶层模块调用子模块 子模块调用子模块的疑问
|
FPGA论坛 |
XLDZZ
2011-8-4
|
8
17516
|
XLDZZ
2011-8-14 11:23
|
我用51端口模拟i2c和1-wire总线的程序
|
侃单片机论坛 |
JasonWangSE
2013-12-22
|
12
2611
|
3htech
2013-12-24 11:26
|
1-wire总线
|
GigaDevice GD32 MCU |
历史暴君
2017-10-31
|
9
1062
|
历史暴君
2017-10-31 21:18
|
使用 PSIO 实作 Microwire 协定
|
新唐MCU |
734774645
2020-5-28
|
11
681
|
guanjiaer
2020-6-5 18:20
|